Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов. Технический результат заключается в повышении стабильности статического режима входных полевых транзисторов при отрицательных температурах, возможности изменения напряжения ограничения проходной характеристики ДУ. Дифференциальный усилитель содержит полевой транзистор, затвор которого соединен с первым входом устройства, а сток подключен к первому токовому выходу, согласованному с первой шиной источника питания, второй входной полевой транзистор, затвор которого подключен ко второму входу устройства, а сток связан со вторым токовым выходом устройства, согласованным с первой шиной источника питания. Истоки первого и второго входных полевых транзисторов связаны друг с другом через последовательно включенные первый и второй дополнительные резисторы, истоки третьего и четвертого входных полевых транзисторов связаны друг с другом через последовательно включенные третий и четвертый дополнительные резисторы. 2 з.п. ф-лы, 9 ил.

 

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ), стабилизаторах напряжения, компараторах, мостовых усилителях мощности и т.п., в т.ч. работающих при низких температурах и воздействии радиации [1].

Известны схемы классических дифференциальных усилителей (ДУ) на комплементарных полевых транзисторах [2-9], в т.ч. на комплементарных КМОП полевых транзисторах [2-4] и комплементарных полевых транзисторах с управляющим p-n переходом (JFet) [5], которые стали основой многих серийных аналоговых микросхем. В литературе по аналоговой микроэлектронике этот класс ДУ имеет специальное обозначение – dual-input-stage [10].

Для работы при низких температурах при жестких ограничениях на уровень шумов перспективно использование JFet полевых транзисторов [11-13]. ДК данного класса активно применяются в структуре малошумящих аналоговых интерфейсов для обработки сигналов датчиков [14-16].

Задача улучшения качественных показателей классических ДУ по ослаблению входных синфазных сигналов и обеспечению работоспособности ДУ в схемах с парафазным выходом решается сегодня с помощью введения в практические схемы ОУ различных обратных связей по синфазному сигналу, использующих информацию о входном синфазном сигнале входного каскада [17]. Для этой цели в аналоговой микроэлектронике существует специальный подкласс цепей выделения входного синфазного сигнала ДУ, которые реализуются в виде специальных дифференциальных усилителей [6-7]. В ДУ-прототипе такая задача не решается – в схеме отсутствует выходной узел, на котором с достаточно высокой точностью выделяется входной синфазный сигнал U_сф.вх, т.е. сигнал на первом 1 и втором 2 входах ДУ фиг. 1 U_сф.вх=(u_c1+u_c2)/2.

Ближайшим прототипом (фиг. 1) заявляемого устройства является дифференциальный усилитель, описанный в патенте US 5.291.149, fig.4, 1994г., который содержит первый 1 и второй 2 входы, образующие дифференциальный вход устройства, первый 3 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток – подключен к первому 4 токовому выходу, согласованному с первой 5 шиной источника питания, второй 6 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а сток – связан со вторым 7 токовым выходом устройства, согласованным с первой 5 шиной источника питания, причем истоки первого 3 и второго 6 входных полевых транзисторов связаны друг с другом, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток – подключен к третьему 9 токовому выходу, согласованному со второй 10 шиной источника питания, четвертый 11 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а сток – связан с четвертым 12 токовым выходом устройства, согласованным со второй 10 шиной источника питания, причем истоки третьего 8 и четвертого 11 входных полевых транзисторов связаны друг с другом.

Первый существенный недостаток известного ДУ фиг. 1 состоит в том, что статический режим его входных транзисторов (3, 6, 8, 11) определяется двумя источниками опорного тока I₁ (I₂), которые, как правило, неидентичны. Это становится причиной дополнительных погрешностей при усилении малых сигналов. Во-вторых, в известном ДУ при фиксированном токе потребления затруднено изменение напряжения ограничения (U_гр) проходной характеристики i_вых=f(u_вх), которое оказывает существенное влияние на максимальную скорость нарастания выходного напряжения (SR) операционного усилителя с входным ДУ фиг. 1 [17, 18]

, (1)

где f₁ – частота единичного усиления скорректированного ОУ с входным ДУ фиг. 1, как правило, слабо зависящая от U_гр.

Это не позволяет управлять численными значениями SR в конкретных схемах ОУ при заданных ограничениях на токопотребление, запас устойчивости по фазе, коэффициент усиления по напряжению и т.п.

В-третьих, в ДУ-прототипе фиг. 1 отсутствует выходной узел, на котором с достаточно высокой точностью выделяется входной синфазный сигнал для последующего использования в схеме ОУ с целью повышения его прецизионности.

Основная задача предполагаемого изобретения состоит в создании условий, при которых в ДУ фиг. 1 обеспечивается:

- более высокая стабильность статического режима входных полевых транзисторов при отрицательных температурах (до -197°С) и изменении напряжений питания (в сравнении с ДУ фиг. 1 на основе классических источников опорного тока I₁, I₂);

- возможность изменения напряжения ограничения (U_гр) проходной характеристики i_вых=f(u_вх) по усмотрению разработчика (в зависимости от заданных значений SR ОУ) при фиксированном статическом токопотреблении;

- измерение уровня входного синфазного сигнала ДУ U_сф.вх=(u_c1+u_c2)/2, который формируется на дополнительном выходе заявляемого устройства 17.

Поставленная задача решается тем, что в дифференциальном усилителе фиг. 1, содержащем первый 1 и второй 2 входы, образующие дифференциальный вход устройства, первый 3 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток – подключен к первому 4 токовому выходу, согласованному с первой 5 шиной источника питания, второй 6 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а сток – связан со вторым 7 токовым выходом устройства, согласованным с первой 5 шиной источника питания, причем истоки первого 3 и второго 6 входных полевых транзисторов связаны друг с другом, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток – подключен к третьему 9 токовому выходу, согласованному со второй 10 шиной источника питания, четвертый 11 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а сток – связан с четвертым 12 токовым выходом устройства, согласованным со второй 10 шиной источника питания, причем истоки третьего 8 и четвертого 11 входных полевых транзисторов связаны друг с другом, предусмотрены новые элементы и связи – истоки первого 3 и второго 6 входных полевых транзисторов связаны друг с другом через последовательно включенные первый 13 и второй 14 дополнительные резисторы, истоки третьего 8 и четвертого 11 входных полевых транзисторов связаны друг с другом через последовательно включенные третий 15 и четвертый 16 дополнительные резисторы, причем общий узел первого 13 и второго 14 дополнительных резисторов связан с дополнительным выходом устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства, а общий узел третьего 15 и четвертого 16 дополнительных резисторов связан с дополнительным выходом устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства.

На чертеже фиг. 1 представлена схема ДУ-прототипа, а на чертеже фиг. 2 – схема заявляемого устройства в соответствии с п. 1 формулы изобретения.

На чертеже фиг. 3 приведена схема заявляемого устройства в соответствии с п. 2, а на чертеже фиг. 4 - в соответствии с п. 3 формулы изобретения.

На чертеже фиг. 5 показан дифференциальный усилитель на комплементарных полевых транзисторах со всеми вариантами схемы выделения входного синфазного сигнала, соответствующий п. 1 – п. 3 формулы изобретения.

На чертеже фиг. 6 представлен статический режим ДУ фиг. 5 в среде LTspice на моделях комплементарных полевых транзисторов ОАО «Интеграл» (г. Минск) при температурах 27°С (а) и -197°С (б). При этом узел «А» соответствует дополнительному выходу устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах заявляемого устройства.

На чертеже фиг. 7 приведена зависимость выходного синфазного напряжения ДУ фиг. 6 (напряжения в узле "А") от входного синфазного напряжения V_in=V3 при разных температурах. Данный график показывает, что зависимость u_сф=f(U_сф.вх) - линейная.

На чертеже фиг. 8 показана зависимость напряжения в узле "А" ДУ фиг. 6 от температуры в диапазоне -197÷+27°С при нулевом входном синфазном напряжении Vin=V3=0В.

На чертеже фиг. 9 представлены проходные характеристики ДУ фиг. 6 при разных сопротивлениях резистора R5^*.

Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом фиг. 2 содержит первый 1 и второй 2 входы, образующие дифференциальный вход устройства, первый 3 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток – подключен к первому 4 токовому выходу, согласованному с первой 5 шиной источника питания, второй 6 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а сток – связан со вторым 7 токовым выходом устройства, согласованным с первой 5 шиной источника питания, причем истоки первого 3 и второго 6 входных полевых транзисторов связаны друг с другом, третий 8 входной полевой транзистор, затвор которого соединен с первым 1 входом устройства, а сток – подключен к третьему 9 токовому выходу, согласованному со второй 10 шиной источника питания, четвертый 11 входной полевой транзистор, затвор которого подключен ко второму 2 входу устройства, а сток – связан с четвертым 12 токовым выходом устройства, согласованным со второй 10 шиной источника питания, причем истоки третьего 8 и четвертого 11 входных полевых транзисторов связаны друг с другом. Истоки первого 3 и второго 6 входных полевых транзисторов связаны друг с другом через последовательно включенные первый 13 и второй 14 дополнительные резисторы, истоки третьего 8 и четвертого 11 входных полевых транзисторов связаны друг с другом через последовательно включенные третий 15 и четвертый 16 дополнительные резисторы, причем общий узел первого 13 и второго 14 дополнительных резисторов связан с дополнительным выходом устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства, а общий узел третьего 15 и четвертого 16 дополнительных резисторов связан с дополнительным выходом устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства.

На чертеже фиг. 3, в соответствии с п. 2 формулы изобретения, общий узел последовательно включенных первого 13 и второго 14 дополнительных резисторов связан с дополнительным выходом устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства через пятый 22 дополнительный резистор.

На чертеже фиг. 4, в соответствии с п. 3 формулы изобретения, общий узел последовательно включенных третьего 15 и четвертого 16 дополнительных резисторов связан с дополнительным выходом устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства через шестой 23 дополнительный резистор.

Рассмотрим работу ДУ фиг. 2.

В статическом режиме при подключении первого 1 и второго 2 входов ДУ фиг. 2 к общей шине источников питания (5 и 10) для схемы ДУ фиг. 2 справедливы следующие уравнения:

, (2)

, (3)

, (4)

, (5)

, (6)

где I_сi – ток стока i-го входного полевого транзистора (3, 6, 8, 11);

U_зи.i – напряжение затвор-исток соответствующих входных полевых транзисторов 3, 6, 8, 11 в рабочей точке при токе истока, равном заданному значению I₀;

u_сф – выходное напряжение на дополнительном выходе устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах заявляемого устройства.

Если U_зи.3=U_зи.6=U_зи.8=U_зи.11, то выходное синфазное напряжение на дополнительном выходе устройства 17 равно входному синфазному напряжению ДУ фиг. 2: u_сф≈(u_c1+u_c2)/2.

Таким образом, за счет выбора сопротивлений первого 13, второго 14, третьего 15 и четвертого 16 дополнительных резисторов в ДУ фиг. 2 обеспечивается идентичный заданный статический режим по току всех полевых транзисторов 3, 6, 8, 11. При этом напряжение на дополнительном выходе устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства близко к нулю (фиг. 7, фиг. 8).

В тех случаях, когда стоко-затворные характеристики первого 3 и второго 6 входных полевых транзисторов отличаются от стоко-затворных характеристик третьего 8 и четвертого 11 входных полевых транзисторов для получения нулевого уровня выходного напряжения u_сф на дополнительном выходе устройства 17 могут применяться схемы фиг. 3 или фиг. 4. В этих схемах введение пятого 22 дополнительного резистора (фиг. 3) или шестого 23 дополнительного резистора (фиг. 4) позволяет получить нулевое значение выходного напряжения u_сф на дополнительном выходе устройства 17 при нулевом входном синфазном сигнале (u_c1+u_c2)/2=0.

Следует заметить, что статический режим по току ДУ фиг. 2 практически не зависит от величины входного синфазного сигнала (u_c1+u_c2)/2 и изменений напряжений питания на первой 5 и второй 10 шинах. Это позволяет исключить из схемы ДУ фиг. 2 традиционные источники опорного тока (I₁, I₂, фиг. 1) при их простейшем построении, отрицательно влияющие на коэффициент ослабления входного синфазного сигнала ДУ и коэффициент подавления помехи по первой 5 и второй 10 шинам питания.

Если на вход 1 подается положительное входное напряжение u_вх относительно входа 2, то это вызывает увеличение тока истока первого 3 и четвертого 11 входных полевых транзисторов. В пределе ток истока первого 3 входного полевого транзистора может принимать удвоенное значение относительно своего статического уровня при u_вх=0. Численные значения сопротивлений первого 13, второго 14, третьего 15 и четвертого 16 дополнительных резисторов определяют напряжение ограничения проходной характеристики ДУ фиг. 2: чем больше сопротивления дополнительных резисторов R13, R14, R15, R16, тем при большем входном напряжении u_вх=U_гр произойдет ограничение выходного тока ДУ для первого 4 токового выхода. Об этом свидетельствуют графики фиг. 9, полученные для схемы фиг. 2.

Таким образом, первый 13, второй 14, третий 15 и четвертый 16 дополнительные резисторы определяют численные значения напряжения ограничения U_гр предлагаемого дифференциального усилителя для всех его токовых выходов 4, 7, 9, 12.

Результаты компьютерного моделирования в среде LTspice схем ДК фиг. 3 и фиг. 8 показывают, что на основе предлагаемого ДК реализуется широкий спектр проходных характеристик с разными численными значениями напряжения ограничения U_гр для первого 4 и второго 7 токовых выходов, согласованных с первой 6 шиной источника питания, а также третьего 9 и четвертого 12 токовых выходов, согласованных со второй 10 шиной источника питания. В итоге, это позволяет проектировать на основе ДУ дифференциальные и мультидифференциальные операционные усилители с заданным (см. формулу (1)) быстродействием.

Графики фиг. 8 характеризуют слабую температурную зависимость выходного напряжения ДУ фиг. 6 на дополнительном выходе устройства 17 для измерения уровня входного синфазного сигнала на первом 1 и втором 2 входах устройства.

Таким образом, заявляемое устройство имеет существенные преимущества в сравнении с известными схемотехническими решениями ДУ класса dual-input-stage [2-28], что позволяет рекомендовать его для практического использования в ОУ и построения низкотемпературных и радиационно-стойких аналоговых микросхем по техпроцессам BiJFet и CJFet ОАО «Интеграл» (г. Минск), а также комплементарному полевому технологическому процессу АО «НПП «Пульсар» (г. Москва).

Библиографический список

1. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507

2. Патент US 4.377.789, fig. 1, 1983 г.

3. Патентная заявка US 2006/0125522, 2006 г.

4. Патент US 7.907.011, 2011 г.

5. Патент US 5.291.149 fig. 4, 1991 г.

6. Патент US 6.750.515, 2004 г.

7. Патент US 4.573.020, 1986 г.

8. Ashley Ingmire. Differential Amplifiers and common mode feedback. https://slideplayer.com/slide/1496714/

9. Патент US 6.556.081, fig. 1, 2003 г.

10. N. N. Prokopenko, N. V. Butyrlagin, A. V. Bugakova and A. A. Ignashin, "Method for speeding the micropower CMOS operational amplifiers with dual-input-stages," 2017 24th IEEE International Conference on Electronics, Circuits and Systems (ICECS), Batumi, 2017, pp. 78-81.

11. K. O. Petrosyants, M. R. Ismail-zade, L. M. Sambursky, O. V. Dvornikov, B. G. Lvov and I. A. Kharitonov, "Automation of parameter extraction procedure for Si JFET SPICE model in the −200…+110°C temperature range," 2018 Moscow Workshop on Electronic and Networking Technologies (MWENT), Moscow, 2018, pp. 1-5. DOI: 10.1109/MWENT.2018.8337212

12. Создание низкотемпературных аналоговых ИС для обработки импульсных сигналов датчиков. Часть 2 / О. Дворников, В. Чеховский, В. Дятлов, Н. Прокопенко // Современная электроника, 2015, № 5. С. 24-28

13. O. V. Dvornikov, N. N. Prokopenko, N. V. Butyrlagin and I. V. Pakhomov, "The differential and differential difference operational amplifiers of sensor systems based on bipolar-field technological process AGAMC," 2016 International Siberian Conference on Control and Communications (SIBCON), Moscow, 2016, pp. 1-6. DOI: 10.1109/SIBCON.2016.7491792

14. Дворников О.В., Чеховский В.А., Дятлов В.Л., Прокопенко Н.Н. "Малошумящий электронный модуль обработки сигналов лавинных фотодиодов" Приборы и методы измерений, no. 2 (7), 2013, pp. 42-46.

15. Дворников О. Чеховский В., Дятлов В., Прокопенко Н. Применение структурных кристаллов для создания интерфейсов датчиков //Современная электроника. – 2014. – №. 1. – С. 32-37.

16. O. V. Dvornikov, A. V. Bugakova, N. N. Prokopenko, V. L. Dziatlau and I. V. Pakhomov, "The microcircuits MH2XA010-02/03 for signal processing of optoelectronic sensors," 2017 18th International Conference of Young Specialists on Micro/Nanotechnologies and Electron Devices (EDM), Erlagol, 2017, pp. 396-402. DOI: 10.1109/EDM.2017.7981781

17. Операционные усилители с непосредственной связью каскадов: монография / Анисимов В.И., Капитонов М.В., Прокопенко Н.Н., Соколов Ю.М. - Л.: «Энергия», 1979. - 148 с.

18. Прокопенко Н.Н. Нелинейная активная коррекция в прецизионных аналоговых микросхемах (монография) // Ростов-на-Дону: Изд-во Северо-Кавказского научного центра высшей школы, 2000. 222с.

1. Дифференциальный усилитель на комплементарных полевых транзисторах с управляющим p-n переходом, содержащий первый (1) и второй (2) входы, образующие дифференциальный вход устройства, первый (3) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, а сток подключен к первому (4) токовому выходу, согласованному с первой (5) шиной источника питания, второй (6) входной полевой транзистор, затвор которого подключен ко второму (2) входу устройства, а сток связан со вторым (7) токовым выходом устройства, согласованным с первой (5) шиной источника питания, причем истоки первого (3) и второго (6) входных полевых транзисторов связаны друг с другом, третий (8) входной полевой транзистор, затвор которого соединен с первым (1) входом устройства, а сток подключен к третьему (9) токовому выходу, согласованному со второй (10) шиной источника питания, четвертый (11) входной полевой транзистор, затвор которого подключен ко второму (2) входу устройства, а сток связан с четвертым (12) токовым выходом устройства, согласованным со второй (10) шиной источника питания, причем истоки третьего (8) и четвертого (11) входных полевых транзисторов связаны друг с другом, отличающийся тем, что истоки первого (3) и второго (6) входных полевых транзисторов связаны друг с другом через последовательно включенные первый (13) и второй (14) дополнительные резисторы, истоки третьего (8) и четвертого (11) входных полевых транзисторов связаны друг с другом через последовательно включенные третий (15) и четвертый (16) дополнительные резисторы, причем общий узел первого (13) и второго (14) дополнительных резисторов связан с дополнительным выходом устройства (17) для измерения уровня входного синфазного сигнала на первом (1) и втором (2) входах устройства, а общий узел третьего (15) и четвертого (16) дополнительных резисторов связан с дополнительным выходом устройства (17) для измерения уровня входного синфазного сигнала на первом (1) и втором (2) входах устройства.

2. Дифференциальный усилитель по п. 1, отличающийся тем, что общий узел последовательно включенных первого (13) и второго (14) дополнительных резисторов связан с дополнительным выходом устройства (17) для измерения уровня входного синфазного сигнала на первом (1) и втором (2) входах устройства через пятый (22) дополнительный резистор.

3. Дифференциальный усилитель по п. 1, отличающийся тем, что общий узел последовательно включенных третьего (15) и четвертого (16) дополнительных резисторов связан с дополнительным выходом устройства (17) для измерения уровня входного синфазного сигнала на первом (1) и втором (2) входах устройства через шестой (23) дополнительный резистор.