Цифро-аналоговая следящая система



Цифро-аналоговая следящая система
Цифро-аналоговая следящая система
Цифро-аналоговая следящая система
Цифро-аналоговая следящая система
Цифро-аналоговая следящая система
Цифро-аналоговая следящая система
H03M1/48 - Кодирование, декодирование или преобразование кода вообще (с использованием гидравлических или пневматических средств F15C 4/00; оптические аналого-цифровые преобразователи G02F 7/00; кодирование, декодирование или преобразование кода, специально предназначенное для особых случаев применения, см. в соответствующих подклассах, например G01D,G01R,G06F,G06T, G09G,G10L,G11B,G11C;H04B, H04L,H04M, H04N; шифрование или дешифрование для тайнописи или других целей, связанных с секретной перепиской, G09C)

Владельцы патента RU 2688263:

Федеральное государственное унитарное предприятие "Государственный научно-исследовательский институт авиационных систем" (ФГУП "ГосНИИАС") (RU)

Изобретение относится к области автоматики и может быть использовано при построении следящих систем, управляемых от цифровых вычислительных устройств. Технический результат заключается в уменьшении зоны нечувствительности следящей системы и погрешности воспроизведения скорости и, как следствие, в повышении точности системы. Указанный технический результат достигается за счет того, что в цифро-аналоговую следящую систему, содержащую задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод, введен между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход младшего разряда n-разрядного сумматора, а по остальным разрядам на второй вход n-разрядного сумматора поступают постоянные нули. 5 ил.

 

Изобретение относится к области автоматики и может быть использовано при построении следящих систем, управляемых от цифровых вычислительных устройств.

Известна аналого-цифровая следящая система (авторское свидетельство №557351, СССР, 09.07.1977 г.), взятая за прототип, которая содержит: цифровое вычислительное устройство (ЦВУ), которое является задающим устройством, цифро-аналоговый преобразователь (ЦАП) и привод.

Недостатком прототипа является повышенные ошибки воспроизведения скорости на ее нижнем пороге.

Технический результат предлагаемого изобретения заключается в уменьшении ошибки воспроизведения скорости приводом и зоны нечувствительности следящей системы, и, как следствие, в повышении точности системы.

Указанный технический результат достигается за счет того, что в цифро-аналоговую следящую систему, содержащую задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем введен n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход младшего разряда n-разрядного сумматора, а по остальным разрядам на второй вход n-разрядного сумматора поступают постоянные нули.

Изобретение поясняется следующими чертежами:

На фиг. 1 представлена блок-схема цифроаналоговой следящей системы, где:

1 - задающее цифровое вычислительное устройство (ЦВУ),

2 - n-разрядный сумматор,

3 - цифро-аналоговый преобразователь,

4 - скоростной привод.

На фиг. 2, 3 представлены графики отработки скорости на нижнем пороге прототипа.

На фиг. 4, 5 представлены графики отработки скорости на нижнем пороге предлагаемой цифро-аналоговой следящей системы.

Изобретение осуществляется следующим образом.

Задающее ЦВУ соединено со скоростным приводом, который воспроизводит скорость, через цифро-аналоговый преобразователь (ЦАП), как показано на фиг. 1. Скоростной привод содержит электродвигатель, редуктор, датчик скорости и усилительно-преобразующие устройства (на фиг. 1 не показано). Задающее ЦВУ формирует заданное значение скорости в виде параллельного двоичного кода, n старших разрядов которого поступает на 1-ый вход введенного между ЦВУ и ЦАП n-разрядного сумматора. На второй вход младшего разряда n-разрядного поступает «n+1» разряд от задающего ЦВУ (старший из отбрасываемых разрядов ЦВУ), а по остальным разрядам 2-го входа n-разрядного сумматора поступают постоянные нули. Таким образом, на выходе n-разрядного сумматора формируется «поразрядный код с учетом состояния «n+1» разряда задающего ЦВУ. И этот «поразрядный код поступает на ЦАП, аналоговый выход которого является входом для скоростного привода, который отрабатывает скорость с учетом предложенной коррекции.

Эффективность предложенного устройства поясняется на фиг. 2, 3, 4, 5, где приведена статическая характеристика отработанной скорости в функции от заданного значения скорости в диапазоне нулевой и минимальной скоростях.

По оси абсцисс откладываются заданные значения скорости с квантом, соответствующим кванту «n+1» разряда задающего ЦВУ. Для конкретного примера: для 12-ти разрядного ЦАП с напряжением Umax равным 10 В и привода с максимальной отработанной скоростью равной 240°/с имеем квант ЦАП равный 5mv и ему соответствует квант скорости «n»-ого разряда равный 0,1°/с, а квант скорости «n+1» разряда равен 0,05%. По оси ординат приведены значения выходного напряжения U с ЦАП и отработки скорости с учетом «n»-разрядной сетки ЦАП. Причем в статике и при выбранных масштабах графики изменения скорости и напряжения U совпадают. Прямая, проведенная под углом 45° к оси абсцисс, при выбранных масштабах по осям абсцисс и ординат, отражает идеальную зависимость отработанной скорости от заданного значения. Отклонение от этой прямой - это мера погрешности воспроизведения скорости системой. Таким образом, как показано на фиг. 2, 3, 4, 5, в области нулевой и минимальной скоростях предложенная система имеет зону нечувствительности и абсолютную погрешность в два раза меньшую, чем у прототипа.

Таким образом, предложенное устройство позволяет в два раза улучшить отработку скорости на нижнем пороге без использования дорогих высокоразрядных ЦАП за счет использования в цифровом коде, формируемом задающим ЦВУ, дополнительного разряда «n+1».

Цифро-аналоговая следящая система, содержащая задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод, отличающаяся тем, что между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем введен n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход n-разрядного сумматора, а по остальным разрядам на второй вход младшего разряда n-разрядного сумматора поступают постоянные нули.



 

Похожие патенты:

Изобретение относится к области автоматики в геофизическом приборостроении и может быть использовано в различных геофизических приборах, например таких, как сейсмические станции.

Изобретение относится системам беспроводной связи и предназначено для предварительного кодирования и использования параметризованных поднаборов кодовых книг, которые можно использовать для ограничения вариантов выбора кодовой книги для разных режимов работы со многими входами и многими выходами (MIMO).

Источник стабильного тока относится к области автоматики и может быть использован в системах автоматического управления, работающих в экстремальных условиях. Достигаемый технический результат - обеспечение долговременной стабильности параметров при работе в широком диапазоне изменения температур и в полях ионизирующего излучения.

Изобретение относится к технике декодирования сигналов, передаваемых фазомодулированным кодом. .

Изобретение относится к радиотехнике и связи, а именно для дифференциальной импульсно-кодовой модуляции-демодуляции информационных сигналов. .

Изобретение относится к обработке цифровых изображений, а именно к кодированию и декодированию изображений. .

Изобретение относится к измерительной технике и может быть использовано в каскадах модуляции в схемах обработки сигналов. .

Изобретение относится к электронной технике специального назначения, конкретно к аналого-цифровым преобразователям интегрирующего типа с сигма-дельта-архитектурой, предназначенным для работы в реальном масштабе времени и обладающим высоким разрешением в элементарном цикле преобразования.

Изобретение относится к области высокоскоростной стробоскопической оцифровки сверхкоротких радиоимпульсов субнаносекундного диапазона и может быть использовано в приемных устройствах радиолокационного сканирования и электродинамического анализа сверхкороткоимпульсных волновых процессов в радиофизике.

Изобретение относится к области цифровой обработки сигналов и других отраслей техники, в которых может быть использована цифровая согласованная фильтрация (сжатие) сигналов с внутриимпульсной модуляцией.

Изобретение относится к радиотехнике. Технический результат заключается в повышении помехоустойчивости выходных сигналов путем уменьшения амплитуды боковых пиков их автокорреляционных функций.

Изобретение относится к цифровой технике обработки сигналов в части обнаружения аналогового сигнала по его преобразованным нулям Фурье-образа. Технический результат изобретения заключается в уменьшении объема вычислительных затрат за счет того, что блок определения нулей сигнала имеет объемный алгоритм обработки сигнала, сказывающийся на быстродействии устройства.

Изобретение относится к оценке точности вращающихся трансформаторов (ВТ) и аналого-цифровых преобразователей их сигналов в код (АЦПВТ). Технический результат заключается в повышении точности способа путем определения действительной погрешности, которую имеет контролируемый ВТ (и АЦПВТ) за счет исключения при обработке результатов измерений погрешности второго и третьего ВТ, включаемых при измерениях как в дистанционную передачу, так и при подключении к ним АЦПВТ.

Изобретение относится к области передачи цифровых сигналов и может быть использовано для аналогово-цифрового преобразования. Техническим результатом является увеличение частотной эффективности цифрового сигнала, уменьшение шумов квантования, упрощение структуры АЦП.

Следящий преобразователь тока компенсационного типа относится к устройствам измерения электрического тока. Преобразователь содержит магнитопровод 1 с токовой 2 и компенсационной 3 катушками.

Изобретение относится к радиоэлектронной технике и может быть использовано при преобразовании сигнала входного электрического тока в выходной сигнал напряжения. Изобретение предполагается к использованию в составе схем радиоэлектронных устройств различного назначения, а также в составе функционального узла микросхем.

Изобретение относится к области радиолокационной техники и может быть использовано в радиолокационных станциях, Технический результат - повышение точности преобразования углового перемещения антенны радиолокационной станции (РЛС) за счет компенсации кинематической погрешности информационной передачи датчиков и расширение функциональных возможностей.

Группа изобретений относится к области аналого-цифрового преобразования и может быть использована в системе контроля энергонасыщенных объектов. Техническим результатом является упрощение конструкции и уменьшение габаритов преобразователя.

Изобретение относится к области автоматики и может быть использовано при построении следящих систем, управляемых от цифровых вычислительных устройств. Технический результат заключается в уменьшении зоны нечувствительности следящей системы и погрешности воспроизведения скорости и, как следствие, в повышении точности системы. Указанный технический результат достигается за счет того, что в цифро-аналоговую следящую систему, содержащую задающее цифровое вычислительное устройство, цифро-аналоговый преобразователь и скоростной привод, введен между задающим цифровым вычислительным устройством и цифро-аналоговым преобразователем n-разрядный сумматор, при этом задающее цифровое вычислительное устройство формирует заданное значение скорости в виде параллельного двоичного кода, n старшие разряды которого поступают на первый вход n-разрядного сумматора, а «n+1» разряд поступает на второй вход младшего разряда n-разрядного сумматора, а по остальным разрядам на второй вход n-разрядного сумматора поступают постоянные нули. 5 ил.

Наверх