Триггерный асинхронный d-триггер



Триггерный асинхронный d-триггер
Триггерный асинхронный d-триггер
Триггерный асинхронный d-триггер
H03K3/286 - Импульсная техника (измерение импульсных характеристик G01R; механические счетчики с электрическим входом G06M; устройства для накопления /хранения/ информации вообще G11; устройства хранения и выборки информации в электрических аналоговых запоминающих устройствах G11C 27/02; конструкция переключателей для генерации импульсов путем замыкания и размыкания контактов, например с использованием подвижных магнитов, H01H; статическое преобразование электрической энергии H02M;генерирование колебаний с помощью схем, содержащих активные элементы, работающие в некоммутационном режиме, H03B; импульсная модуляция колебаний синусоидальной формы H03C;H04L ; схемы дискриминаторов с подсчетом импульсов H03D;

Владельцы патента RU 2689198:

Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) (RU)

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного асинхронного D-триггера. Для этого предложен триггерный асинхронный D-триггер, который содержит семь транзисторов, семь резисторов и источник питающего постоянного напряжения, и в него введены пять дополнительных транзисторов и три дополнительных резистора, вывод эмиттера первого транзистора (n-p-n) образует относительно «земли» вход триггера (вход D), а база его подключена к базе второго транзистора (p-n-p), между эмиттером этого последнего транзистора и выходом источника питающего постоянного напряжения включен первый резистор, между собой последовательно включены третий транзистор (n-p-n) и второй резистор, последовательно между собой соединены четвертый транзистор (n-p-n) и третий резистор, выход D-триггера относительно «земли» образует общий вывод коллектора пятого транзистора, второго и четвертого резисторов. 1 ил., 1 табл.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники выполненных на D-триггерах.

Известен асинхронный D-триггер [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 623, рис. 8.21, б], содержащий три логических элемента ИЛИ-НЕ.

Недостатком его является большое число используемых' транзисторов, что усложняет и удорожает устройство. В частности, в каждом двухвходовом эмиттерно-связанном логическом элементе ИЛИ-НЕ [Манаев Е.И. Основы радиоэлектроники. - М.: Радио и связь, 1985, с. 342, рис. 14.23] имеется пять транзисторов, тогда в обсуждаемом, асинхронном D-триггере содержится большое число транзисторов (пятнадцать), что приводит к его усложнению и удорожанию.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа триггер с дополнительной симметрией [Гольденберг Л.М., Импульсные и цифровые устройства. - М.: Связь, 1973, стр. 275, рис. 4.18, в], содержащий два транзистора, четыре резистора и источники постоянных питающих; напряжений.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к.. относительно небольшая часть электрического тока, потребляемого от источника постоянного питающего напряжения, образует электрический ток внешней нагрузки. Это объясняется тем, что одну внешнюю нагрузку в рассматриваемой схеме можно подключать к коллектору или к эмиттеру только одного из двух имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовали оба имеющихся транзистора, то это повысило бы нагрузочную способность триггера.

Задача, на решение которой направлено изобретение, состоит в упрощении и удишевлении триггерного асинхронного D-триггера.

Это достигается тем, что в триггерный асинхронный. D-триггер, содержащий источник питающего постоянного напряжения, общая шина которого заземлена, последовательно соединенные первый резистор, первый транзистор (n-р-n), и второй резистор, свободный вывод первого резистора соединен с выходом источника питающего постоянного напряжения, другой вывод этого резистора соединен с коллектором первого транзистора, а эмиттер последнего соединен с одним из выводов второго резистора, также имеются последовательно соединенные третий резистор, второй транзистор (p-n-р) и четвертый резистор, свободный вывод третьего резистора подключен к общему выводу выхода источника питающего постоянного напряжения и первого резистора, другой вывод третьего резистора соединен с эмиттером второго транзистора, коллектор этого транзистора подключен к одному из выводов четвертого резистора, а база соединена с общим выводом первого резистора и коллектора первого транзистора, база первого транзистора подключена к общему выводу коллектора второго транзистора и четвертого резистора, свободный вывод последнего резистора подключен к свободному выводу второго резистора, введены пять дополнительных транзисторов и три дополнительных резистора, вывод эмиттера первого дополнительного транзистора (n-р-n) образует относительно «земли» вход триггера (вход D), а база его подключена к базе второго дополнительного транзистора (р-n-р), между эмиттером этого последнего транзистора и выходом источника питающего постоянного напряжения включен первый дополнительный резистор, между собой последовательно включены третий дополнительный транзистор (n-р-n) и второй дополнительный резистор, свободный вывод которого заземлен, коллектор этого третьего дополнительно транзистора подключен к общему выводу первого резистора и коллектора первого транзистора, а база - к коллектору первого дополнительного транзистора, последовательно между собой соединены четвертый дополнительный транзистор (n-р-n) и третий резистор, свободный вывод которого заземлен, коллектор последнего транзистора подключен к общему выводу третьего резистора и эмиттера второго транзистора, а база - к коллектору второго дополнительного транзистора, коллектор пятого дополнительного транзистора (n-p-n) соединен с общим выводом второго и четвертого резисторов, база - с общим выводом третьего дополнительного резистора и эмиттера четвертого дополнительного транзистора, а эмиттер заземлен, выход D-триггера относительно «земли» образует общий вывод коллектора пятого дополнительного транзистора, второго и четвертого резисторов.

Сущность изобретения поясняется чертежом (фиг. 1).

В триггерном асинхронном D-триггере общая шина (минусовая по полярности) источника 1 питающего постоянного напряжения заземлена. Вывод эмиттера транзистора 2 (n-р-n) относительно «земли» образует вход триггера (вход D).База его соединена с базой транзистора 3 (р-n-р). Резистор 4 включен между эмиттером последнего транзистора и выходом (плюсовой вывод) источника 1. Последовательно между собой включены транзистор 5 (n-р-n) и резистор 6, свободный вывод которого заземлен. Ваза транзистора 5 соединена с коллектором транзистора 1. Между собой последовательно соединены транзистор 7 (n-р-n) и резистор 8, свободный вывод которого заземлен. База этого 7 транзистора подключена к. коллектору транзистора 3. Последовательно между собой включены резистор 9, транзистор 10 (n-р-n), резистор 11 и транзистор 12 (n-р-n), эмиттер которого заземлен. Свободный вывод резистора 9 подключен к общему выводу резистора 4 и выхода источника 1 питающего постоянного напряжения. Общий вывод резистора 9 и коллектора транзистора 10 соединен с коллектором транзистора 5. Последовательно также соединены резистор 13, транзистор 14 (p-n-p) и резистор 15. Свободный вывод резистора 13 подключен к общему выводу' резисторов 4, 9 и выхода источника 1 питающего постоянного напряжения.

Общий вывод резистора 13 и эмиттера транзистора 14 соединен с коллектором транзистора 7. Общий вывод коллектора транзистора 14 и резистора 15 подключен к базе транзистора 10. База транзистора 14 соединена с общим выводом резистора 9, коллектора транзистора 5 и коллектора транзистора 10. Свободный вывод резистора 15 подключен к общему выводу резистора 11 и коллектора транзистора 12. Выход D

триггера; выход относительно «земли» образует общий вывод

коллектора транзистора 12, резисторов 11 и 15. На фиг. 1 часть схемы на транзисторах 10 и 14 является триггером на транзисторах противоположного типа проводимости.

Триггерный асинхронный D-триггер работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень - уровень логического нуля соответствует значениям напряжения в районе нуля или в районе ближе к нулю, высокий уровень - уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт). Работа асинхронного D-триггера

отображается известной табл. 1, где Dt - условное отображение входного сигнала в данный момент времени, а Qt+1 - условное отображения выходного сигнала триггера в последующее время.

В соответствии с первой строкой табл. 1 на базе транзистора 2 высокий уровень напряжения, т.к. базо-эмиттерный p-n переход его открыт (проводит электрический ток) и на нем весьма малое значение падения напряжения, как на открытом диоде. На базе транзистора 5 тоже высокий уровень напряжения, т.к. базо-коллекторный переход транзистора 2 тоже открыт, и он определяет повышенное значение силы базового и соответственно коллекторного токов транзистора 5. Повышенное значение силы этого коллекторного тока определяет повышенное значение напряжения на резисторе 9, которое минусом приложено к базе p-n-p транзистора 14 и плюсом - через резистор 13 к его эмиттеру. При высоком уровне напряжения на входе D соответственно низким уровнем является разность между напряжением источника.1 и напряжением на базе транзистора 2, а также на базе транзистора 3. Это предопределяет пониженное значение силы электрического тока транзистора 3 и соответственно транзистора. 7. Такой ток вызывает пониженное значение напряжения на резисторе 13, которое минусом приложено к эмиттеру транзистора 14. Если по абсолютной величине значение напряжения на резисторе 9 больше суммы напряжения, на резисторе 13 и порогового напряжения транзистора 14, то этот транзистор 14 открыт и приводит электрический ток. Требующийся запас по обеспечению приведенного неравенства определяет значение сопротивления резистора 6. Электрический ток транзистора 14 создает напряжение на резисторе 15, которое плюсом приложено к базе (n-p-n) транзистора 10 и больше его порогового напряжения. В результате транзистор 10, как. и транзистор 14, тоже проводит электрический ток. Токи этих двух транзисторов на подключенной к выходу нагрузке создают высокий уровень напряжения - уровень логической единицы (табл. 1). Значение силы электрического тока транзистора 12 весьма мало, т.к. пониженное значение силы электрического тока транзистора 7 создает на резисторе 8 пониженное значение напряжения в районе порогового напряжения транзистора 12.

При входном сигнале на. второй строке табл.1 в соответствии с изложенным выше базо-эмиттерный и базо-коллекторный переходы транзистора 2 открыты, на базе транзистора 2 и на базе транзистора 5 низкие уровни напряжения. Тогда в транзисторе 5 пониженное значение силы электрического тока и соответственно пониженное значение напряжения на резисторе 9. При низком уровне напряжения на входе D соответственно высоким уровнем является разность между напряжением источника 1 и напряжением на базе транзистора 3. Это вызывает повышенное значение силы электрического тока (p-n-p) транзистора 3 и соответственно транзистора 7. Такой ток определяет повышенное значение напряжения на резисторе 13. Повышение напряжения на резисторе 13 проводит к уменьшению силы электрического тока p-n-p транзистора 14. Ранее приведенное уменьшение значения напряжения на резисторе 9 тоже вызывает уменьшение силы электрического тока транзистора 14. Тогда транзисторы 10 и 14 триггера на транзисторах противоположного типа проводимости закрываются (не приводят электрический ток). Требующийся запас для обеспечения этого определяет, в частности, значение сопротивления резистора 8. В результате на подключенной к выходу Q нагрузке низкий уровень напряжения - уровень логического нуля (табл. 1). Повышенное значение силы электрического тока транзистора 7 создает на резисторе 8 достаточное значение напряжения для поддержания транзистора 12 в открытом состоянии. Тогда через этот транзистор разряжается эквивалентная паразитная емкость (выходная емкость D триггера и входная емкость нагрузки.), время разряда уменьшается и не ухудшается быстродействие схемы.

В рассмотренном триггерном ассинхронном D триггере сила электрического тока внешней нагрузки почти равна сумме силы токов двух транзисторов 10 и 14, то есть двух из имеющихся семи транзисторов, что повышает нагрузочную способность этого триггера. В приведенном выше аналоге электрический ток нагрузки формирует только один, из имеющихся пятнадцати транзисторов.

Таким образом, рассмотренная схема упрощает и удишевляет асинхронный D триггер. В ней семь транзисторов, а, в частности, в приведенном выше аналоге имеется пятнадцать транзисторов.

Триггерный асинхронный D-триггер, содержащий источник питающего постоянного напряжения, общая шина которого заземлена, последовательно соединенные первый резистор, первый транзистор (n-p-n) и второй резистор, свободный вывод первого резистора соединен с выходом источника питающего постоянного напряжения, другой вывод этого резистора соединен с коллектором первого транзистора, а эмиттер последнего соединен с одним из выводов второго резистора, также имеются последовательно соединенные третий резистор, второй транзистор (p-n-p) и четвертый резистор, свободный вывод третьего резистора подключен к общему выводу выхода источника питающего постоянного напряжения и первого резистора, другой вывод третьего резистора соединен с эмиттером второго транзистора, коллектор этого транзистора подключен к одному из выводов четвертого резистора, а база соединена с общим выводом первого резистора и коллектора первого транзистора, база первого транзистора подключена к общему выводу коллектора второго транзистора и четвертого резистора, свободный вывод последнего резистора подключен к свободному выводу второго резистора, отличающийся тем, что в него введены пять дополнительных транзисторов и три дополнительных резистора, вывод эмиттера первого дополнительного транзистора (n-p-n) образует относительно «земли» вход триггера (вход D), а база его подключена к базе второго дополнительного транзистора (p-n-p), между эмиттером этого последнего транзистора и выходом источника питающего постоянного напряжения включен первый дополнительный резистор, между собой последовательно включены третий дополнительный транзистор (n-p-n) и второй дополнительный резистор, свободный вывод которого заземлен, коллектор этого третьего дополнительно транзистора подключен к общему выводу первого резистора и коллектора первого транзистора, а база − к коллектору первого дополнительного транзистора, последовательно между собой соединены четвертый дополнительный транзистор (n-p-n) и третий резистор, свободный вывод которого заземлен, коллектор последнего транзистора подключен к общему выводу третьего резистора и эмиттера второго транзистора, а база − к коллектору второго дополнительного транзистора, коллектор пятого дополнительного транзистора (n-p-n) соединен с общим выводом второго и четвертого резисторов, база − с общим выводом третьего дополнительного резистора и эмиттера четвертого дополнительного транзистора, а эмиттер заземлен, выход D-триггера относительно «земли» образует общий вывод коллектора пятого дополнительного транзистора, второго и четвертого резисторов.



 

Похожие патенты:

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного асинхронного D триггера на полевых транзисторах.

Устройство относится к средствам формирования однократных высоковольтных микросекундных импульсов на низкоомных нагрузках и может быть использовано для запуска управляемых вакуумных разрядников, входящих в состав батареи магнитного поля (БМП) мощных лилейных индукционных ускорителей.

Изобретение относится к средствам генерирования многофазной системы эдс на основе использования импульсной техники. Технический результат заключается в обеспечении возможности дискретно управлять начальной фазой колебаний для синхронизации работы устройства с внешней сетью, с согласованием частот колебаний, амплитудных значений напряжений фаз, начальных фаз колебаний подключаемого устройства и сети.

Изобретение относится к высоковольтной импульсной технике. Технический результат заключается в упрощении управления временем коммутации разрядника за счет упрощения конструкции.

Изобретение относится к области электротехники. Технический результат от применения изобретения состоит в улучшении электрических характеристик генератора, а именно в реализации возможности формирования высокостабильных прямоугольных импульсов с плоской вершиной при различных токах и сопротивлениях нагрузки.

Изобретение относится к области электротехники. Технический результат характеризует уменьшение габаритов и веса устройства, повышение его энергетических характеристик за счет сокращения потерь в силовых ключах, повышение надежности.

Изобретение относится к области цифровой микроэлектроники. Технический результат заключается в создании динамического D-триггера с малой занимаемой площадью и с увеличенным быстродействием, за счет работы выходного каскада, состоящего из четвертого p-канального транзистора и пятого и шестого n-канальных транзисторов, без "сквозного" тока.

Изобретение относится к шифровальным устройствам на основе стандарта шифрования данных, более конкретно к шифрованию данных по стандарту ГОСТ 28147-89 и AES. Технический результат - повышение уровня защищенности каналов беспроводной связи за счет системы аппаратного шифрования с использованием алгоритма ГОСТ 28147-89 на базе криптографического блока, аппаратная реализация которого выполнена с использованием программируемой логической интегральной схемы Xilinx Spartan-6 XC6SLX25.

Изобретение относится к области импульсной техники, а именно к многоступенчатым генераторам высоковольтных импульсов, выполненных по каскадной схеме умножения напряжения Аркадьева-Маркса.

Изобретение относится к импульсной технике и может быть использовано для формирования мощных высоковольтных наносекундных импульсов в различных электрофизических устройствах.

Изобретение относится к области вычислительной техники и цифровой автоматики. Техническим результатом является упрощение устройства за счет сокращения числа межмодульных связей.

Изобретение относится к цифровым логическим схемам и, в частности, к конструкциям схем, работающим по принципу домино. .

Изобретение относится к вычислительной технике и может использоваться в МДП интегральных схемах для арифметических и логических устройств. .

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных.

Изобретение относится к устройствам цифровой вычислительной техники. .

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики,телемеханики, вычислительной техники и техники связи в синхронизаторах для коррекции фазы процесса путем добавления в корректируемую последовательность, характеризуемую высокими требованиями к положению переднего фронта импульсов, дополнительных импульсных сигналов.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного асинхронного D триггера на полевых транзисторах.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного асинхронного D-триггера. Для этого предложен триггерный асинхронный D-триггер, который содержит семь транзисторов, семь резисторов и источник питающего постоянного напряжения, и в него введены пять дополнительных транзисторов и три дополнительных резистора, вывод эмиттера первого транзистора образует относительно «земли» вход триггера, а база его подключена к базе второго транзистора, между эмиттером этого последнего транзистора и выходом источника питающего постоянного напряжения включен первый резистор, между собой последовательно включены третий транзистор и второй резистор, последовательно между собой соединены четвертый транзистор и третий резистор, выход D-триггера относительно «земли» образует общий вывод коллектора пятого транзистора, второго и четвертого резисторов. 1 ил., 1 табл.

Наверх