Триггерный синхронный r-s триггер



Триггерный синхронный r-s триггер
Триггерный синхронный r-s триггер
H03K3/037 - Импульсная техника (измерение импульсных характеристик G01R; механические счетчики с электрическим входом G06M; устройства для накопления /хранения/ информации вообще G11; устройства хранения и выборки информации в электрических аналоговых запоминающих устройствах G11C 27/02; конструкция переключателей для генерации импульсов путем замыкания и размыкания контактов, например с использованием подвижных магнитов, H01H; статическое преобразование электрической энергии H02M;генерирование колебаний с помощью схем, содержащих активные элементы, работающие в некоммутационном режиме, H03B; импульсная модуляция колебаний синусоидальной формы H03C;H04L ; схемы дискриминаторов с подсчетом импульсов H03D;

Владельцы патента RU 2692041:

Федеральное государственное бюджетное образовательное учреждение высшего образования "Юго-Западный государственный университет" (ЮЗГУ) (RU)

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного синхронного R-S триггера. Для этого в него введены шесть дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены первый дополнительный транзистор (n-p-n), первый дополнительный резистор и второй дополнительный транзистор (n-p-n), между собой последовательно включены второй дополнительный резистор и третий дополнительный транзистор (p-n-p), последовательно соединены четвёртый дополнительный транзистор (n-p-n) и третий дополнительный резистор, также последовательно включены пятый дополнительный транзистор (n-p-n) и четвёртый дополнительный резистор, выход R-S триггера относительно «земли» (выход ) образует общий вывод коллектора шестого дополнительного транзистора и второго и четвертого резисторов. 1 ил.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, выполненных на R-S триггерах.

Известен синхронный R-S − триггер. [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. − М.: Высшая школа, 2004, с. 621, рис. 8.20, а], содержащий четыре логических элемента И-НЕ.

Недостатком его является большое число используемых транзисторов, что усложняет и удорожает устройство. В частности, в каждом двухвходовом транзисторно-транзисторном логическом элементе И-НЕ [Манаев Е.И. Основы радиоэлектроники. - М.: Радио и связь, 1985, с.340, рис. 14.22 б] имеется четыре транзистора, и один диод, тогда в обсуждаемом синхронном R-S триггере содержится большое число транзисторов (шеснадцать), что приводит к его усложнению и удорожанию.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа триггер с дополнительной симметрией [Гольденберг Л.М., Импульсные и цифровые устройства. − М.: Связь, 1973, стр. 275, рис. 4.18, в], содержащий два транзистора, четыре резистора и источники постоянных питающих напряжений.

Недостаток его заключается в том, что у него малая нагрузочная способность, т.к. относительно небольшая часть электрического тока, потребляемого от источника постоянного питающего напряжения, образует электрический ток внешней нагрузки. Это объясняется тем, что одну внешнюю нагрузку в рассматриваемой схеме можно подключать к коллектору или к эмиттеру только одного из двух имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовали оба имеющихся транзистора, то это повысило бы нагрузочную способность триггера.

Задача, на решение которой направлено изобретение, состоит в упрощении и удишевлении триггерного синхронного R-S триггера.

Это достигается тем, что в триггерный синхронный R-S триггер, содержащий источник питающего постоянного напряжения, общая шина которого (минусовая), заземлена последовательно соединённые первый резистор, первый транзистор (n-p-n) и второй резистор, свободный вывод первого резистора соединён с выходом источника питающего постоянного напряжения, другой вывод этого резистора соединён с коллектором первого транзистора, а эмиттер последнего соединён с одним из выводов второго резистора, также имеются последовательно соединённые третий резистор, второй транзистор (p-n-p) и четвёртый резистор, свободный вывод третьего резистора подключен к общему выводу выхода источника питающего постоянного напряжения и первого резистора, другой вывод третьего резистора соединён с эмиттером второго транзистора, коллектор этого транзистора подключён к одному из выводов четвёртого резистора, а база соединена с общим выводом первого резистора и коллектора первого транзистора, база первого транзистора подключена к общему выводу коллектора второго транзистора и четвёртого резистора, свободный вывод последнего резистора подключён к свободному выводу второго резистора, введены шесть дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены первый дополнительный транзистор (n-p-n), первый дополнительный резистор и второй дополнительный транзистор (n-p-n), коллектор первого дополнительного транзистора соединён с общим выводом первого транзистора, коллектора первого и базы второго транзисторов, эмиттер второго дополнительного транзистора заземлён, вывод базы первого дополнительного транзистора образует относительно «земли» вход S R-S триггера, между собой последовательно включены второй дополнительный резистор и третий дополнительный транзистор (p-n-p), свободный вывод второго дополнительного резистора подсоединён к выходу источника питающего постоянного напряжения, а коллектор третьего дополнительного транзистора соединён с базой второго дополнительного транзистора, последовательно соединены четвёртый дополнительный транзистор (n-p-n) и третий дополнительный резистор, свободный вывод которого заземлён, коллектор четвёртого дополнительного транзистора подключен к базе третьего дополнительного транзистора, вывод базы четвертого дополнительного транзистора образует относительно «земли» вход для импульсов синхронизации (вход С), также последовательно включены пятый дополнительный транзистор (n-p-n) и четвёртый дополнительный резистор, коллектор пятого дополнительного транзистора соединён с общим выводом третьего резистора и эмиттера второго транзистора, вывод базы пятого дополнительного транзистора образует относительно «земли» вход S R-S триггера, свободный вывод четвёртого дополнительного резистора подключён к общему выводу первого дополнительного резистора и коллектора второго дополнительного транзистора, эмиттер шестого дополнительного транзистора заземлён, база этого транзистора соединена с общим выводом эмиттера пятого дополнительного транзистора и четвёртого дополнительного резистора, а коллектор - с общим выводом второго и четвёртого резисторов, выход R-S триггера относительно «земли» (выход ) образует общий вывод коллектора шестого дополнительного транзистора и второго и четвертого резисторов.

Сущность изобретения поясняется чертежом (фиг. 1).

В триггерном синхронном R-S триггере общая шина (минусовая) источника 1 питающего постоянного напряжения заземлена. Между собой последовательно соединены транзистор 2 (n-p-n), резистор 3 и транзистор 4 (n-p-n), эмиттер которого заземлен. Вывод базы транзистора 2 образует вход S относительно «земли» R-S триггера. Последовательно между собой соединены резистор 5 и транзистор 6 (p-n-p), коллектор которого подключен к базе транзистора 4, а свободный вывод резистора 5 подключен к выходу источника 1 питающего постоянного напряжения. Последовательно соединены транзистор 7 (n-p-n) и резистор 8, свободный вывод которого заземлён. Коллектор транзистора 7 подключен к базе транзистора 6, а вывод его базы образует относительно «земли» вход для импульсов синхронизации (вход С). Последовательно соединены транзистор 9 (n-p-n) и резистор 10, свободный вывод которого подключен к общему выводу резистора 3 и коллектора транзистора 4. Вывод базы транзистора 9 образует относительно «земли» вход R R-S триггера. Последовательно соединены резистор 11, транзистор 12 (n-p-n), резистор 13 и транзистор 14 (n-p-n), эмиттер которого заземлён, а база подсоединена к общему выводу резистора 10 и эмиттера транзистора 9. Свободный вывод резистора 11 подключен к общему выводу резистора 5 и выхода источника 1 питающего постоянного напряжения. Общий вывод резистора 11 и коллектора транзистора 12 соединён с коллектором транзистора 2. И, наконец, также последовательно между собой включены резистор 15, транзистор 16 (p-n-p) и резистор 17, свободный вывод которого подсоединён к общему выводу резистора 13 и коллектора транзистора 14. Свободный вывод резистора 15 подсоединён к общему выводу резистора 11, резистора 5 и выхода источника 1 питающего постоянного напряжения. Общий вывод резистора 15 и коллектора транзистора 16 соединён с коллектором транзистора 9. База транзистора 16 подключена к общему выводу резистора 11, коллектора транзистора 2 и коллектора транзистора 12. Общий вывод коллектора транзистора 16 и резистора 17 соединён с базой транзистора 12. Выход R-S триггера относительно «земли» (выход ) образует общий вывод резистора 13, резистора 17 и коллектора транзистора 14. Часть схемы на фиг. 1 на транзисторах 12 и 16 является известным триггером на резисторах противоположного типа проводимости.

Триггерный синхронный R-S триггер работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень − уровень логического нуля соответствует значениям напряжения в районе нуля или в районе ближе к нулю, высокий уровень − уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко четыре вольта).

1 0 1 Установка 1
2 1 0 Установка 0
3 0 0 Хранение
4 1 1 Запрет
Табл.1

Работа синхронного R-S триггера отображается известной табл.1, где и − условное отображение сигналов на входах R-S триггера в данный момент времени, − условное отображение состояния триггера в последующее время (состояние на выходе), N − номер по порядку. Приведённая табл. 1 справедлива только при наличии сигнала синхронизации С-1 (импульса синхронизации). При отсутствии таких сигналов состояние R-S триггера не изменится, оно останется неизменным при любых входных сигналах R-S триггера, кратко говоря, триггер в этом случае на работает.

В триггере на транзисторах противоположного типа проводимости 12 и 16 в одном состоянии оба транзистора открыты и проводят электрический ток, в другом состоянии они оба закрыты. В данном случае переход триггера из одного состояния в другое осуществляется двумя разными входными сигналами. Переход из первого состояния во второе происходит от воздействия одного из этих сигналов, когда его напряжение, как и в других известных схемах триггеров, превысит определённое (пороговое) значение. Переход из второго состояния в первое реализуется за счёт другого входного сигнала, когда его напряжение тоже превысит своё пороговое значение. При отсутствии сигнала синхронизации (его напряжение в районе нуля, С-0) сила электрического тока через транзисторы 7, 6, а также сила базового тока транзистора 4 имеют близкие к нулю значения. Тогда силы электрического тока через транзистор 4 и соответственно через транзисторы 2 и 9 при любых возможных напряжений на входах S и R в соответствии с табл. 1 тоже малы, напряжения на резисторах 11 и 15 имеют малые значения не превышают пороговое напряжения срабатывания триггера на транзисторах 12, 16, и он не изменяет своё состояние. Запас по обеспечению приведённого состояния позволяет получить значение сопротивления резистора 5.

Если на входе С действует сигнал синхронизации (повышенное значение его напряжения), то соответственно возрастают силы электрических токов через транзисторы 7, 6, базы транзистора 4 и его коллектора. Тогда появляется возможность иметь повышенные значения силы электрического тока транзисторов 2 и 9, повышенные значения напряжений на резисторах 11, 15, превышающее напряжения порогов срабатывания триггера на транзисторах 12, 16, и этот триггер может изменить свое состояния, в частности, от сигналов на входах S и R в соответствии с табл. 1.

При наличии сигнала синхронизации С-1 в соответствии с первой строкой табл. 1 на входе R низкий уровень напряжения R-0, в соответствии с этим пониженное значение силы электрического тока через транзистор 9, пониженное значение напряжения на резисторе 15, меньше порогового напряжения триггера на транзисторах 12 и 16. Также на резисторе 10 тоже пониженное значение напряжения, меньше порогового напряжения транзистора 14, и он не проводит электрический ток. На входе S высокий уровень напряжения S-1, в соответствии с этим повышенная сила электрического тока через транзистор 2 и повышенное значение напряжения на резисторе 11 больше порогового напряжения триггера на транзисторах 12 и 16 и эти последние транзисторы проводят электрический ток, т.к. в частности, напряжение на резисторе 11 минусом приложено к базе p-n-p транзистора 16 и его значение достаточное для обеспечения его открытого состояния. Электрические токи транзисторов 12 и 16 замыкаются на подключенную к выходу внешнюю нагрузку и обеспечивают на ней высокий уровень напряжения - уровень логической единицы . Запас для обеспечения приведённого состояния обеспечивается значением сопротивления резистора 3.

При наличии сигнала синхронизации С-1 в соответствии со второй строкой табл. 1 на входе S низкий уровень напряжения S-0, в соответствии с этим пониженное значение силы электрического тока через транзистор 2, пониженное значение напряжения на резисторе 11, меньше порогового напряжения триггера на транзисторах 12, 16 и не влияет на его состояние. На входе R высокий уровень напряжения R-1, в соответствии с этим повышенная сила электрического тока через транзистор 9 и повышенное значение напряжения на резисторе 15 больше порогового напряжения триггера на транзисторах 12 и 16 и обеспечивает закрытое состояние этих последних транзисторов, т.к., в частности, напряжения на резисторе 15 минусом приложено к эмиттеру p-n-p транзистора 16 и его значение достаточно для закрывания этого транзистора. Запас по обеспечению такого состояния обеспечивается значением сопротивления резистора 10. Сила электрического тока через транзисторы 12, 16 равна нулю и напряжение на внешней нагрузке, подключенной к выходу , соответствует низкому уровню - уровню логического нуля . Повышенная сила электрического тока через резистор 10 создаёт на резисторе и базе транзистора 14 повышенное значение напряжения. Тогда транзистор открыт и через него разряжается эквивалентная паразитная емкость (выходная емкость R-S триггера и входная емкость нагрузки), от этого время разряда уменьшается и не ухудшается быстродействие схемы из-за разряда паразитных ёмкостей.

В соответствии с третьей строкой табл. 1 на входах R и S низкие уровни напряжения R-0, S-0. Тогда пониженные значения имеют силы электрических токов через транзисторы 2 и 9 и соответственно напряжения на резисторах 11 и 15, которые меньше пороговых напряжений триггера на транзисторах 12 и 16. В результате состояние этого триггера не изменяется, не изменяется напряжение на выходе , оно соответствует предыдущей комбинации входных сигналов. То есть это хранение информации.

Комбинация входных сигналов в четвёртой строке табл. 1, как в существующих схемах R-S триггеров, так и в рассматриваемой схеме, является запрещённой комбинацией.

В рассмотренном триггерном синхронном R-S триггере сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов 12 и 16, а не одного транзистора, что повышает нагрузочную способность этого триггера. В приведённом выше аналоге электрический ток нагрузки формирует только один из имеющихся транзисторов.

Таким образом, рассмотренная схема упрощает удишевляет синхронный R-S триггер. В ней восемь транзисторов, а, в частности, в приведённом выше аналоге имеется шестнадцать транзисторов.

Триггерный синхронный R-S триггер, содержащий источник питающего постоянного напряжения, общая шина которого (минусовая) заземлена, последовательно соединённые первый резистор, первый транзистор (n-p-n) и второй резистор, свободный вывод первого резистора соединён с выходом источника питающего постоянного напряжения, другой вывод этого резистора соединён с коллектором первого транзистора, а эмиттер последнего соединён с одним из выводов второго резистора, также имеются последовательно соединённые третий резистор, второй транзистор (p-n-p) и четвёртый резистор, свободный вывод третьего резистора подключен к общему выводу выхода источника питающего постоянного напряжения и первого резистора, другой вывод третьего резистора соединён с эмиттером второго транзистора, коллектор этого транзистора подключён к одному из выводов четвёртого резистора, а база соединена с общим выводом первого резистора и коллектора первого транзистора, база первого транзистора подключена к общему выводу коллектора второго транзистора и четвёртого резистора, свободный вывод последнего резистора подключён к свободному выводу второго резистора, отличающийся тем, что в него введены шесть дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены первый дополнительный транзистор (n-p-n), первый дополнительный резистор и второй дополнительный транзистор (n-p-n), коллектор первого дополнительного транзистора соединён с общим выводом первого транзистора, коллектора первого и базы второго транзисторов, эмиттер второго дополнительного транзистора заземлён, вывод базы первого дополнительного транзистора образует относительно «земли» вход S R-S триггера, между собой последовательно включены второй дополнительный резистор и третий дополнительный транзистор (p-n-p), свободный вывод второго дополнительного резистора подсоединён к выходу источника питающего постоянного напряжения, а коллектор третьего дополнительного транзистора соединён с базой второго дополнительного транзистора, последовательно соединены четвёртый дополнительный транзистор (n-p-n) и третий дополнительный резистор, свободный вывод которого заземлён, коллектор четвёртого дополнительного транзистора подключен к базе третьего дополнительного транзистора, вывод базы четвертого дополнительного транзистора образует относительно «земли» вход для импульсов синхронизации (вход С), также последовательно включены пятый дополнительный транзистор (n-p-n) и четвёртый дополнительный резистор, коллектор пятого дополнительного транзистора соединён с общим выводом третьего резистора и эмиттера второго транзистора, вывод базы пятого дополнительного транзистора образует относительно «земли» вход S R-S триггера, свободный вывод четвёртого дополнительного резистора подключён к общему выводу первого дополнительного резистора и коллектора второго дополнительного транзистора, эмиттер шестого дополнительного транзистора заземлён, база этого транзистора соединена с общим выводом эмиттера пятого дополнительного транзистора и четвёртого дополнительного резистора, а коллектор - с общим выводом второго и четвёртого резисторов, выход R-S триггера относительно «земли» (выход ) образует общий вывод коллектора шестого дополнительного транзистора и второго и четвертого резисторов.



 

Похожие патенты:

Изобретение относится к контактному электрошоковому оружию (ЭШО) и дистанционному электрошоковому оружию (ДЭШО). Область применения - нелетальное электрошоковое оружие контактного и дистанционного действия для правоохранительных служб и граждан.

Изобретение относится к импульсной электронике. Технический результат: преобразование входного сигнала в частоту следования импульсов или во временной интервал выходного импульсного напряжения, а также выполнение операции деления входных сигналов.

Изобретение относится к радиотехнике, схемотехнике и промышленной электронике. Технический результат направлен на повышение нагрузочной способности триггера без увеличения числа транзисторов в схеме.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного асинхронного D-триггера.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного асинхронного D триггера на полевых транзисторах.

Устройство относится к средствам формирования однократных высоковольтных микросекундных импульсов на низкоомных нагрузках и может быть использовано для запуска управляемых вакуумных разрядников, входящих в состав батареи магнитного поля (БМП) мощных лилейных индукционных ускорителей.

Изобретение относится к средствам генерирования многофазной системы эдс на основе использования импульсной техники. Технический результат заключается в обеспечении возможности дискретно управлять начальной фазой колебаний для синхронизации работы устройства с внешней сетью, с согласованием частот колебаний, амплитудных значений напряжений фаз, начальных фаз колебаний подключаемого устройства и сети.

Изобретение относится к высоковольтной импульсной технике. Технический результат заключается в упрощении управления временем коммутации разрядника за счет упрощения конструкции.

Изобретение относится к области электротехники. Технический результат от применения изобретения состоит в улучшении электрических характеристик генератора, а именно в реализации возможности формирования высокостабильных прямоугольных импульсов с плоской вершиной при различных токах и сопротивлениях нагрузки.

Изобретение относится к области электротехники. Технический результат характеризует уменьшение габаритов и веса устройства, повышение его энергетических характеристик за счет сокращения потерь в силовых ключах, повышение надежности.

Изобретение относится к области цифровой вычислительной техники и автоматики. .

Изобретение относится к вычислительной технике и может быть использовано в синтезаторах частот и цифровых устройствах фазовой синхронизации. .

Изобретение относится к импульсной технике и может быть использовано для многоразрядного реверсивного пересчета импульсов в минимальном коде Фибоначчи при Р 1. .

Изобретение относится к вычислительной технике и может быть использовано для реверсивного счета импульсов в устройствах сжатия информации, в устройствах преобразования двоичных кодов координат в геометрический код с иррациональным основанием и при разработке линейных и круговых интерполяторов.

Изобретение относится к вычислительной технике, и может быть использовано для реверсивного счета импульсов в трехмерном измерении, в устройствах сжатия информации, в устройствах преобразования двоичных кодов, кодов координат в геометрический код и при разборке линейных и круговых интерполяторов Асинхронный реверсивный двоичный счетчик содержит п JK-триггеров , п-1 первых мультиплексоров , n-1 вторых мультиплексоров 3i-3n-i, 2 элемента ИЛИ 677 элементов НЕРАВНОЗНАЧНОСТЬ 8-10, 7 элементов И 11-17 1 шину управления суммированием-вычитанием 18 1 шину сброса 19, 2 шины управления режимами работы 20, 21, 1 шину синхронизации 25 п входных шин 270 27п-1.

Изобретение относится к цифровой технике и может быть использовано для пересчета импульсов. .

Изобретение относится к импульсной технике и предназначено для использования в синтезаторах частот, в системах ФАПЧ. .

Изобретение относится к вычислительной технике и может быть использовано для реверсивного счета импульсов в устройствах сжатия информации, в устройствах преобразования двоичных кодов координат в геометрический код с основанием V2 и при разработке линейных и круговых интерполяторов .

Изобретение относится к устройствам разностного счета Цель - расширение функциональных возможностей и области применения путем обеспечения реверсивного счета импульсов, поступающих на раздельные шины Может использоваться как автономно для разностного счета импульсов, поступающих по раздельным шинам, так и совместно с датчиками 1 и 2 214 для разностного счета предметов (частиц , меток, рисок), перемещающихся относительно датчиков в противоположных направлениях Представление результатов счета возможно в прямом , обратном и дополнительном кодах Устройство содержит реверсивный счетный узел 3, каждый разряд 4-1,.«.,4-и которого выполнен на счетном триггере 5-1,.„,5-п, элементах И 6-1,ооо,6-п и элементе ИЛИ 7-1,„,,,7-п, а также шины частичного 8 и полного 9 обращения В состав устройства введен входной узел 10, снабженный входами И, 12, 13, 14, подключенными к шинам 8, 9, 15 и 16 соответственно, и выходами 17 и 18, которые являются входами соответственно частичного и полного обращения реверсивного счетного узла 3.

Изобретение относится к вычислительной технике и может быть использовано при построении цифровых вычислительных машин специального и общего назначения. .

Изобретение относится к радиотехнике, схемотехнике и промышленной электронике. Технический результат направлен на повышение нагрузочной способности триггера без увеличения числа транзисторов в схеме.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного синхронного R-S триггера. Для этого в него введены шесть дополнительных транзисторов и четыре дополнительных резистора, последовательно между собой включены первый дополнительный транзистор, первый дополнительный резистор и второй дополнительный транзистор, между собой последовательно включены второй дополнительный резистор и третий дополнительный транзистор, последовательно соединены четвёртый дополнительный транзистор и третий дополнительный резистор, также последовательно включены пятый дополнительный транзистор и четвёртый дополнительный резистор, выход R-S триггера относительно «земли» образует общий вывод коллектора шестого дополнительного транзистора и второго и четвертого резисторов. 1 ил.

Наверх