Мажоритарный модуль



Мажоритарный модуль
Мажоритарный модуль
Мажоритарный модуль
Мажоритарный модуль
Мажоритарный модуль

Владельцы патента RU 2697727:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к вычислительной технике. Технический результат: уменьшение аппаратных затрат при сохранении элементного базиса. Для этого в мажоритарном модуле, содержащем элемент И, элемент ИЛИ и девять мажоритарных элементов, вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, особенность заключается в том, что первый вход элемента ИЛИ, и первый вход элемента И соединены, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны мажоритарные модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые реализуют мажоритарную функцию Maj(х1, х2, х3) = х1х2 ∨ x1x3 ∨ x2x3 трех аргументов - входных двоичных сигналов xl, x2, x3 ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же трех аргументов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных мажоритарных модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка пяти входных сигналов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип мажоритарный модуль (патент РФ 2580801, кл. G06F 7/38, 2016 г.), который содержит логические элементы и с помощью двух настроечных входов реализует мажоритарную функцию Maj(x1, …, х5) = х1х2х3 ∨ х1х2х4 ∨ x1x2x5 ∨ х1х3х4 ∨ x1x3x5 ∨ х1х4х5 ∨ х2х3х4 ∨ х2х3х5 ∨ х2х4х5 ∨ х3х4х5 пяти аргументов - входных двоичных сигналов x1, …, x5 ∈ {0,1} либо дизъюнкцию (конъюнкцию) тех же пяти аргументов. При этом h = 4, где h есть глубина схемы прототипа.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит два элемента И, два элемента ИЛИ и девять мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении элементного базиса, функциональных возможностей и глубины схемы прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в мажоритарном модуле, содержащем элемент И, элемент ИЛИ и девять мажоритарных элементов, вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены соответственно с первым, четвертым и пятым информационными входами мажоритарного модуля, выходы i-го (), (i + 4)-го и r-го (r ∈ {4,8}) мажоритарных элементов подключены соответственно к вторым входам (i + 1)-го, (i + 5)-го и третьему входу (r - 1)-го мажоритарных элементов, первый, второй входы и выход девятого мажоритарного элемента соединены соответственно с выходами третьего, седьмого мажоритарных элементов и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, особенность заключается в том, что первый вход элемента ИЛИ, подключенного выходом к третьему входу девятого мажоритарного элемента, и первый вход элемента И, подключенного выходом к второму входу элемента ИЛИ, соединены соответственно с выходами первого и пятого мажоритарных элементов, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены соответственно с объединенными первыми входами второго, четвертого и объединенными первыми входами третьего, пятого мажоритарных элементов.

На чертеже представлена схема предлагаемого мажоритарного модуля.

Мажоритарный модуль содержит элемент И 1, элемент ИЛИ 2 и мажоритарные элементы 31, …, 39, причем объединенные вторые входы элементов 31, 35, объединенные третьи входы элементов 31, 35, объединенные второй вход элемента 1, третьи входы элементов 32, 36, объединенные вторые входы элементов 34, 38 и объединенные третьи входы элементов 34, 38 образуют соответственно первый, второй, третий, четвертый и пятый информационные входы мажоритарного модуля, выходы элементов , 3i+4 и 3r (r ∈ {4,8}) соединены соответственно с вторыми входами элементов 3i+1, 3i+5 и третьим входом элемента 3r-1 первые входы элементов 1, 2 и второй вход элемента 2 подключены соответственно к выходам элементов 35, 31 и 1, а первый, второй, третий входы и выход элемента 39 соединены соответственно с выходами элементов 33, 37, 2 и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам элементов 31, 32, 34, 37 и объединенным первым входам элементов 33, 35, 36, 38.

Работа предлагаемого мажоритарного модуля осуществляется следующим образом. На его первый, …, пятый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы х1, …, х5 ∈ {0,1} и у1, у2 ∈ {0,1}. На выходе мажоритарного элемента имеем , где , , и #, ∨, • есть соответственно сигналы на его первом, втором, третьем входах и символы операций Maj, ИЛИ, И. Следовательно, сигнал на выходе элемента 39 определяется выражением

где . Таким образом, на выходе предлагаемого модуля получим

.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый мажоритарный модуль с помощью двух настроечных входов реализует мажоритарную функцию пяти аргументов - входных двоичных сигналов либо дизъюнкцию (конъюнкцию) тех же пяти аргументов, построен в элементном базисе прототипа и обладает меньшими по сравнению с прототипом аппаратурными затратами. При этом глубина h схемы предлагаемого мажоритарного модуля составляет h = 4.

Мажоритарный модуль, содержащий элемент И, элемент ИЛИ и девять мажоритарных элементов, причем вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены соответственно с первым, четвертым и пятым информационными входами мажоритарного модуля, выходы i-го , (i+4)-го и r-го (r∈{4,8}) мажоритарных элементов подключены соответственно к вторым входам (i+1)-го, (i+5)-го и третьему входу (r-1)-го мажоритарных элементов, первый, второй входы и выход девятого мажоритарного элемента соединены соответственно с выходами третьего, седьмого мажоритарных элементов и выходом мажоритарного модуля, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, отличающийся тем, что первый вход элемента ИЛИ, подключенного выходом к третьему входу девятого мажоритарного элемента, и первый вход элемента И, подключенного выходом к второму входу элемента ИЛИ, соединены соответственно с выходами первого и пятого мажоритарных элементов, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены соответственно с объединенными первыми входами второго, четвертого и объединенными первыми входами третьего, пятого мажоритарных элементов.



 

Похожие патенты:

Изобретение относится к области вычислительной техники и может быть использовано для помехоустойчивого декодирования информации в каналах с большим уровнем шума.

Изобретение относится к области вычислительной техники и может быть использовано для коррекции ошибок при передаче, хранении, чтении и восстановлении цифровых данных.

Изобретение относится к телемеханике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации для коррекции ошибок при повторении сообщения.

Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок.

Изобретение относится к системам телекоммуникаций и вычислительной технике и может найти применение в устройствах приема информации из канала передачи или воспроизведения информации с высоким уровнем ошибок.
Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности выбора решения символьного порогового элемента среди многих значений символов проверок, что и позволяет увеличить скорость декодирования.
Изобретение относится к области вычислительной техники и может быть использовано в декодерах цифровых потоков. Техническим результатом является повышение скорости декодирования.

Изобретение относится к технике передачи данных, в частности к адоптивным декодерам мажоритарного декодирования. .
Изобретение относится к декодированию помехоустойчивого кода. .

Изобретение относится к телемеханике и вычислительной технике и может быть использовано в системах передачи и обработки дискретной информации для исправления ошибок при многократном повторении сообщений.

Устройство относится к вычислительной технике, предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава.

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к области радиотехники. Технический результат – схемотехническое упрощение, сокращение номенклатуры и числа используемых логических элементов, обеспечение возможности реализации мажоритарного элемента на электронных компонентах с изменяемой архитектурой.

Изобретение относится к автоматике и вычислительной технике и может быть использовано при разработке высоконадежных устройств и систем, применяющих мажоритарное резервирование.

Изобретение относится к технике связи и может быть использовано в приемниках циркуляционных односторонних сетей передачи данных с повторениями. Техническим результатом изобретения является повышение оперативности доведения сообщений в каналах связи циркулярных односторонних сетей передачи данных с повторениями, а также схемотехническое упрощение приемника сообщений, который достигается за счет того, что приемник содержит последовательно соединенные демодулятор, декодер и интерфейс представления данных, при этом декодер имеет дополнительный информационный выход, который связан с блоком накопления сообщений, который последовательно связан с блоком формирования векторов, блоком мажоритарных проверок и блоком формирования логических сообщений, при этом выход блока формирования логических сообщений связан со вторым информационным входом декодера, управляющий выход которого соединен с управляющим входом блока формирования векторов, а управляющий выход блока формирования векторов соединен с управляющим входом блока формирования логических сообщений.

Логический преобразователь предназначен для реализации простых симметричных булевых функций и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Изобретение относится к вычислительной технике. Технический результат: уменьшение аппаратных затрат при сохранении элементного базиса. Для этого в мажоритарном модуле, содержащем элемент И, элемент ИЛИ и девять мажоритарных элементов, вторые входы пятого, восьмого и объединенные третьи входы четвертого, восьмого мажоритарных элементов соединены, первый и второй настроечные входы которого подключены соответственно к объединенным первым входам первого, седьмого и объединенным первым входам шестого, восьмого мажоритарных элементов, особенность заключается в том, что первый вход элемента ИЛИ, и первый вход элемента И соединены, а вторые входы первого, четвертого и объединенные третьи входы первого, пятого мажоритарных элементов, объединенные второй вход элемента И, третьи входы второго, шестого мажоритарных элементов подключены соответственно к первому, четвертому и второму, третьему информационным входам мажоритарного модуля, первый и второй настроечные входы которого соединены. 1 ил.

Наверх