Устройство для сравнения чисел в системе остаточных классов

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в повышении быстродействия устройства для сравнения чисел в системе остаточных классов. Технический результат достигается за счет использования целочисленных интервалов, при этом не требуется выполнения медленных циклов вычислений в формате с плавающей точкой. Для этого в устройство включены следующие специфические блоки: блоки параллельного модулярного умножения на константу, многовходовые (параллельные) двоичные сумматоры, двухвходовые двоичные сумматоры, блок поразрядного сравнения модулярных чисел, блоки проверки правильности целочисленных интервальных характеристик и блоки сравнения целочисленных интервальных характеристик. 4 ил.

 

Изобретение относится к вычислительной технике и предназначено для выполнения операции сравнения двух чисел, представленных в системе остаточных классов.

Известно устройство для сравнения чисел, представленных в системе остаточных классов, основанное на приближенном методе (А.С. RU №2503992, БИ №1, 10.01.2014), содержащее входные регистры 1, 9 для хранения чисел, схемы определения знаков чисел 2 и 8, схемы сдвига полярности 3, 7, просмотровые таблицы 5, 6 для хранения произведения констант и разрядов СОК, сумматор 10, логический элемент «ИСКЛЮЧАЮЩЕЕ ИЛИ» 4, схемы анализа знака 11. Недостаток устройства - нет возможности проверить корректность получаемого результата сравнения чисел, поскольку не учитываются ошибки округления, образующиеся при вычислении приближенной относительной величины модулярного числа.

Наиболее близким к заявленному изобретению является устройство для сравнения чисел, представленных в системе остаточных классов на основе интервально-позиционных характеристик (А.С. RU №255744, БИ №7, 16.07.2015), содержащее группы входных регистров 1, 2 для хранения сравниваемых модулярных чисел, блоки вычисления интервально-позиционной характеристики 3, 5, блок поразрядного сравнения модулярных чисел 4, блоки проверки правильности интервально-позиционных характеристик 6, 8, блок сравнения интервально-позиционных характеристик 7, схему выдачи результата сравнения 9. Однако данное устройство использует трудоемкие операции в формате с плавающей точкой с направленным округлением.

Техническим результатом заявляемого устройства для сравнения чисел в системе остаточных классов является повышение быстродействия по отношению к другим устройствам на базе приближенных методов. Представленные положения обеспечиваются использованием целочисленной интервальной арифметики, которая реализуется с использованием стандартных двоичных устройств с фиксированной точкой без необходимости выполнения направленных округлений.

Описание устройства: в основе функционирования устройства для сравнения чисел в системе остаточных классов лежит метод целочисленной интервальной оценки относительной величины модулярного числа. Рассмотрим его.

Пусть базис системы остаточных классов (СОК) задан попарно взаимно простыми модулями p1,p2, …, pn и Р - произведение всех модулей. Тогда целое число X из интервала X∈[О, Р) будет представлено в виде независимых наименьших неотрицательных остатков (вычетов) (х12, …, xn), причем xi ≡ X modpi ↔ |Х|pi. Согласно Китайской теореме об остатках (КТО), позиционное значение числа, представленного в СОК остатками 〈х1 х2, …, xn〉 по основаниям р1, р2, …, pn, вычисляется по формуле

где - мультипликативная инверсия Pi по модулю pi, i∈[1,n],

n - количество модулей.

Согласно теоретико-числовой теореме Эйлера мультипликативную инверсию , соответствующую сравнению , можно вычислить следующим образом

где ϕ(pi) - функция Эйлера, равная количеству целых чисел в диапазоне [1, pi], взаимно простых с pi.

Пример. Вычислим значения мультипликативных инверсий Pi по модулям pi для системы с основаниями: p1 = 65535, p2 = 65534, p3 = 65533, р4 = 65531:

Относительная величина Е(Х/Р) модулярного числа Х - это отношение его позиционного значения к произведению модулей Р, то есть

Рассмотрим следующую величину

в которой целая часть определяет коэффициент R, а дробная - значение (X/P).

Поскольку точные рациональные значения величин а следовательно и (Х/Р), в общем случае не представимы в ЭВМ с ограниченной разрядной сеткой, возникает задача их аппроксимации. Для решения этой задачи представим все величины в виде интервалов с направленно округленными границами в формате с фиксированной точкой, как показано на фиг. 1. Следовательно, величина (3) также может быть представлена в виде интервала.

В случае, если значения всех модулей достаточно большие, величины pi могут быть представлены одним интервалом:

Обозначим pi∈[pmin; pmax] - интервальная величина всех модулей pi.

Тогда по правилам интервальных вычислений

где ↑ говорит о том, что вычисление выполняется с округлением с избытком («вверх»),

↓ - с недостатком («вниз»).

Величины и могут быть вычислены заранее с определенной точностью. Как правило, величина модулей подбирается таким образом, чтобы их двоичным представлением было q-разрядное число, то есть

2q-1<pi<2q.

Тогда обратная величина удовлетворяет условию

В случае, если величина q достаточно велика, то значение величины в формате с фиксированной точкой будет следующее:

- значение целой части равно 0;

- первые (q - 1) разрядов дробной части равны 0;

- q-й разряд равен 1;

- следующие z разрядов равны нулю;

- следующие (q+z+1)-й, (q+z+2)-й и т.д. разряды определяются непосредственно значением величины (фиг. 2.).

Таким образом, вместо чисел с плавающей точкой, определяющих значения и , можно использовать числа с фиксированной точкой - целые числа с масштабирующим коэффициентом.

Величина усеченная до q+t-1 разрядов после точки равна

,

,

где - наибольшее целое, не более, чем - наименьшее целое, не менее, чем t - количество вычисляемых значащих цифр величины

Примем t=z. Тогда величины и соответственно будут равны , (фиг. 2).

Обозначим

Интервальное число назовем целочисленной интервальной характеристикой модулярного числа X.

Поскольку - положительные целые числа разрядностью (q+z+log2n), где n - количество модулей в базисе, то

где ⎣ ⎦ обозначает целую часть от деления на 2q+z.

Иными словами - старшие log2 n разрядов чисел соответственно, - младшие q+t разрядов чисел .Здесь Ux - целочисленный аналог относительной величины (Х/Р) модулярного числа X.

В случае, если то значения корректны и могут быть использованы для сравнения модулярных чисел. Если

то необходима дополнительная информация об абсолютной величине числа: если то если то .

Абсолютную погрешность целочисленной интервальной характеристики характеризует ее диаметр

Пусть разность pmax - pmin=α, тогда

Таким образом, верхняя оценка абсолютной погрешности ИПХ не зависит от конкретного модулярного числа и равна

diamWX<2t-q⋅α+1.

Объективной мерой точности целочисленной интервальной характеристики является ее относительная ошибка

Пусть в СОК с модулями р12, …, pn даны беззнаковые числа А=〈alta2,...,ап〉 и В=〈bltb2, -,bn〉. Алгоритм их сравнения с использованием целочисленных интервальных характеристик формулируется следующим образом.

Шаг 0: предварительно с использованием расширенного алгоритма Евклида вычисляются и сохраняются значения мультипликативных инверсий |Pi-1|, i∈G [1,n], n - количество модулей.

Выбираются значения где i ∈ [1,n], n - количество модулей,

- наибольшее целое, не более, чем - наименьшее целое, не менее, чем

Шаг 1. Выполняется попарное сравнение остатков для исключения тривиального случая: если ai=bi для всех i ∈ [1,n], то А=В и алгоритм завершается.

Шаг 2. Вычисляются вектора значений , i∈[1,n].

Шаг 3. Вычисляются значения , i∈[1,n]

Шаг 4. Вычисляются верхние и нижние границы целочисленных интервальных характеристик чисел

Выделяются из значений значения - старшие log2 n разрядов чисел соответственно, - младшие q+z разрядов чисел аналогично для второго числа, то есть

Шаг 5. Проверяется первое (необходимое) условие корректного сравнения: если то переход к шагу 6, иначе - к шагу 7.

Шаг 6. Если то алгоритм завершается с результатом А<В, если то алгоритм завершается с результатом А>В. Иначе осуществляется переход к шагу 7.

Шаг 7. Если не выполнены необходимые и достаточные условия для сравнения, то есть не выполнено хотя бы одно из условий то преобразовать числа А и В из СОК в систему со смешанными основаниями и сравнить цифры полиадических кодов, начиная со старшей, либо сформировать и выдать сигнал о невозможности сравнения чисел. Алгоритм при этом завершается.

Пример 2. Сравнить числа А=〈58765,15597,38429,19957〉 и В=〈18495,11904,64661,20480〉, представленные в СОК с модулями {65535,65534,65533,65531}. Для наглядности будем использовать десятичную, а не двоичную систему счисления, поэтому приведенный алгоритм будет иметь соответствующую десятичную интерпретацию.

0. Определим вначале все необходимые константы для заданной системы модулей:

- набор весов ортогональных базисов: {57343, 21845, 16383, 35496};

- разрядность модулей q=16, разрядность коэффициентов : t=z=13;

- интервальный коэффициент .

1. Числа не равны, поэтому переходим к следующему шагу.

2. Вычислим вектора значений

3. Вычислим значения

SA=17230+5199+6776+3562=32767;

SB=113+51210+21945+25026=32763.

4. Вычислим верхние и нижние границы целочисленных интервальных характеристик чисел А и В

Таким образом, SA и Sb соответствуют нижним границам целочисленных интервальных характеристик, сдвинутым на z разрядов.

Выделяем из значений значения

5. Выполним сравнение:

следовательно, значения и корректны.

следовательно, значения и корректны.

6. Сравним и 268427264>268427259; сравним и 268460031>268394496. следовательно, В<А.

Для проверки преобразуем числа в позиционную систему: А=9221825012527697935, B=9220966382894533110, В<А. Таким образом, с использованием целочисленных интервальных характеристик получен правильный результат сравнения двух близлежащих модулярных чисел (числа различаются менее чем на 0,009%).

Выполним проверку корректности вычисления относительной величины модулярных чисел. Вычисления будем производить в десятичной системе счисления. Диапазон представления модулярных чисел Р=18443648025055395869. Вычислим значение Е(А/Р), Е(В/Р) с округлением до десяти цифр после запятой. А/Р ≈ 0,5000000542, В/Р ≈ 0,4999535.

Масштабируем значения с округлением до десяти цифр после запятой:

следовательно,

Относительная ошибка 0,009%, Относительная ошибка 0,012%.

Предложенный алгоритм позволил получить высокоточную информацию о величине числа в модулярном представлении без использования трудоемкого преобразования в позиционную систему.

Таким образом, при целочисленной интервальной аппроксимации относительной величины модулярного числа осуществляется естественный учет погрешностей округления, не требующий применения направленных округлений и арифметики с плавающей точкой. Это позволяет простым образом контролировать корректность результата немодульной операции, вне зависимости от числа модулей СОК и их разрядности.

Схема заявляемого устройства для сравнения чисел в системе остаточных классов, функционирующего в соответствии с описанными принципами представлена на фиг.3. Устройство содержит группы входных регистров 1, 2 для хранения сравниваемых модулярных чисел, группы умножителей по модулям на константу 3, 4, параллельные многовходовые двоичные сумматоры 5, 6 для формирования нижних границ целочисленных интервальных характеристик первого и второго чисел соответственно, блок поразрядного сравнения модулярных чисел 7, двоичные сумматоры 8, 9 для формирования верхних границ целочисленных интервальных характеристик первого и второго чисел соответственно, блоки определения корректности вычисления целочисленных интервальных характеристик 10, 13 первого и второго чисел соответственно, блоки сравнения целочисленных интервальных характеристик 11, 12, схему выдачи результата сравнения 14.

Группа входных регистров 1 предназначена для хранения числа А, поступающего по шине данных 15, и содержит регистры 1.1, 1.2, …, 1.n, выходы которых соединены с информационными входами блоков 3.1, 3.2, …, 3.n и 7. В свою очередь, группа входных регистров 2 предназначена для хранения числа В, поступающего по шине данных 16, и содержит регистры 2.1, 2.2, …, 2.n, выходы которых соединены с информационнымип входами блоков 7 и 4.1, 4.2, …, 4.n. Выходы блоков 3.1,3.2, …3.n, 4.1, 4.2,…, 4.n соединены с входами блоков 5, 6 соответственно. Выход блока 7 соединен с одним из входов схемы 14. Выходы блока 5 соединены с входами блока 8, один из выходов блока 5 соединен с одним из входов блока 10, другой выход блока 5 соединен с одним из входов блока 12. Выходы блока 6 соединены с входами блока 9, один из выходов блока 6 соединен с одним из входов блока 11, другой выход блока 6 соединен с одним из входов блока 13. Один из выходов блока 8 соединен с одним из входов блока 10, другой выход блока 8 соединен с одним из входов блока 11. Один из выходов блока 9 соединен с одним из входов блока 13, другой выход блока 9 соединен с одним из входов блока 12. Выход блока 10 соединен с одним из входов схемы 14. Выходы блоков 11, 12 соединены со входами схемы 14. Выход блока 13 соединен с одним из входов схемы 14. Выходы схемы 14 соединены с шинами 17, 18, 19, 20.

Работа заявляемого устройства для сравнения чисел в системе остаточных классов осуществляется следующим образом. Сравниваемые модулярные числа А=〈а1, а2, …, an〉 и В=〈b1 b2, …, bn〉 поступают по шинам данных 15, 16 и записываются в группы регистров 1, 2 соответственно, откуда подаются на входы блока 7, который производит попарное сравнение остатков (ai, bi,), i=1, 2, ..., n, и формирует сигнал логической единицы, если все остатки попарно равны, и сигнал логического нуля в противном случае. Одновременно с этим, данные, записанные в группы регистров 1 и 2 соответственно, подаются на входы групп умножителей по модулю на константу 3 и 4 соответственно, далее вычисленные значения подаются на параллельные многовходовые сумматоры 5 и 6 соответственно, где вычисляются смещенные нижние границы целочисленных интервальных характеристик SA и SB соответственно. Вычисленные значения смещенных нижних границ целочисленных интервальных характеристик SA и SB подаются на входы двоичных сумматоров 8 и 9 соответственно, причем значение SA подается на старшие разряды первого входа двоичного сумматора 8 со сдвигом на z разрядов, на младшие z разрядов первого входа двоичного сумматора 8 подается логический ноль, значение SA подается на младшие разряды второго входа двоичного сумматора 8, на старшие разряды второго входа двоичного сумматора 8 подается логический ноль, значение SB подается на старшие разряды первого входа двоичного сумматора 9 со сдвигом на z разрядов, на младшие z разрядов первого входа двоичного сумматора 9 подается логический ноль, значение SB подается на младшие разряды второго входа двоичного сумматора 9, на старшие разряды второго входа двоичного сумматора 9 подается логический ноль. Таким образом вычисляются значения верхних границ целочисленных интервальных характеристик. Старшие log2 n разрядов параллельного многовходового сумматора 5 и старшие log2 n разрядов двоичного сумматора 8 подаются на входы блока определения корректности вычисления целочисленных интервальных характеристик 10, при этом, если значения на обоих входах блока 10 равны, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Аналогичным образом работает блок определения корректности вычисления целочисленных интервальных характеристик 13. Старшие log2 n разрядов параллельного многовходового сумматора 6 и старшие log2 n разрядов двоичного сумматора 9 подаются на входы блока определения корректности вычисления целочисленных интервальных характеристик 13, при этом, если значения на обоих входах блока 13 равны, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Младшие (z+q) разрядов параллельного многовходового сумматора 5 и младшие (z+q) разрядов двоичного сумматора 8 подаются на входы блока сравнения целочисленных интервальных характеристик 11, при этом, если значение на первом входе блока 11 меньше значения на втором входе блока 11, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Младшие (z+q) разрядов параллельного многовходового сумматора 6 и младшие (z+q) разрядов двоичного сумматора 9 подаются на входы блока сравнения целочисленных интервальных характеристик 12, при этом, если значение на первом входе блока 12 больше значения на втором входе блока 12, то на выходе формируется сигнал логической единицы, иначе - логического ноля. Результаты работы блоков 10, 11, 12, 13 подаются на соответствующие входы схемы выдачи результата сравнения. Работа схемы 14 осуществляется следующим образом: если на входе, соответствующем выходу блока 7, установлена логическая единица, то подается сигнал на шину 17, свидетельствующий о том, что А=В. Иначе анализируются входы, соответствующие выходам блоков 10 и 13: если хотя бы на одном из них установлен логический ноль, то подается сигнал на шину 20, свидетельствующий о том, что результат сравнения чисел А и В не может быть определен в силу недостаточной точности вычисления их целочисленных интервальных характеристик. Иначе анализируются входы, соответствующие выходам блоков 11 и 12: если на входе, соответствующем выходу блока 11 установлена логическая единица, а на входе, соответствующем выходу блока 12, установлен логический ноль, то А<В и подается сигнал на шину 18; если на входе, соответствующем выходу блока 11 установлен логический ноль, а на входе, соответствующем выходу блока 12, установлена логическая единица, то А>В и подается сигнал на шину 19. Иначе подается сигнал на шину 20, свидетельствующий о том, что результат сравнения чисел А и В не может быть определен в силу недостаточной точности вычисления их целочисленных интервальных характеристик.

Пример работы заявляемого устройства для сравнения чисел в системе остаточных классов представлен на фиг. 4. Сравнивались числа А=〈58765,15597,38429,19957〉 и В=〈18495,11904,64661,20480〉, представленные в СОК с модулями {65535,65534,65533,65531}.

Трудоемкость заявляемого устройства оценивается следующим образом. Пусть СОК задана n модулями. Тогда для сравнения чисел А и В при условии, что они не равны, требуется выполнить следующие операции: по одной операции модулярного умножения на каждом из n параллельных умножителей по модулю на константу в блоках 3, 4 одновременно; log2 n операций для вычисления суммы в блоках 5 и 6; по одной операции позиционного сложения в блоках 8, 9 одновременно; по одной операции позиционного сравнения в блоках 10, 11, 12, 13 одновременно. Схема сравнения в блоке 7 позволяет одновременно сравнивать все разряды чисел, причем сравнение производится одновременно с выполнением остальных операций, поэтому время выполнения поразрядного сравнения не учитывается. Схема интерпретации результата 14 построена на базе логических элементов и не требует выполнения дополнительных арифметических операций.

Таким образом, сравнение двух неравных чисел, представленных в n-модульной СОК, будет выполнено за 2+log2n+1+1=log2n+3 операций. Для сравнения чисел с помощью устройствана основе вещественных интервальных позиционных характеристик требуется 6n+7 операций. Следовательно, эффект повышения быстродействия от использования заявляемого устройства может достигать в среднем раз, где n - количество модулей СОК.

Устройство для сравнения чисел в системе остаточных классов, отличающееся тем, что содержит первую и вторую группы входных регистров, каждая из которых состоит из n регистров, хранящих сравниваемые модулярные числа А и В, первую и вторую группы умножителей по модулю на константу, каждый из которых состоит из n умножителей по модулю на константу, первый и второй параллельные многовходовые сумматоры, каждый из которых имеет n информационных входов и два выхода, первый и второй двоичные сумматоры, каждый из которых имеет два входа и два выхода, блок поразрядного сравнения модулярных чисел, имеющий 2n информационных входов и один выход, первый и второй двоичные сумматоры, каждый из которых имеет два информационных входа и два выхода, первый и второй блоки проверки корректности вычисления целочисленной интервальной характеристики, каждый из которых имеет два информационных входа и один выход, первый и второй блоки сравнения целочисленных интервальных характеристик, каждый из которых имеет два информационных входа и один выход, схему выдачи результата сравнения, имеющую пять входов и четыре выхода, причем выходы регистров первой группы соединены с первыми n информационными входами блока поразрядного сравнения модулярных чисел и с информационными входами первой группы умножителей по модулю на константу, выходы регистров второй группы соединены со вторыми n информационными входами блока поразрядного сравнения модулярных чисел и с информационными входами второй группы умножителей по модулю на константу, выход блока поразрядного сравнения модулярных чисел соединен с первым входом схемы выдачи результата сравнения, выходы первой группы умножителей по модулю на константу соединены с информационными входами первого параллельного многовходового сумматора, выходы второй группы умножителей по модулю на константу соединены с информационными входами второго параллельного многовходового сумматора, первый и второй выходы первого параллельного многовходового сумматора соединены с первым и вторым входами первого двоичного сумматора, причем первый и второй выходы первого параллельного многовходового сумматора соединены со старшими разрядами первого входа первого двоичного сумматора, на младшие z разрядов при этом подается логический ноль, первый и второй выходы первого параллельного многовходового сумматора соединены с младшими разрядами второго входа первого двоичного сумматора, на старшие разряды при этом подается логический ноль, первый и второй выходы второго параллельного многовходового сумматора соединены с первым и вторым входами второго двоичного сумматора, причем первый и второй выходы второго параллельного многовходового сумматора соединены со старшими разрядами первого входа второго двоичного сумматора, на младшие z разрядов при этом подается логический ноль, первый и второй выходы второго параллельного многовходового сумматоры соединены с младшими разрядами второго входа второго двоичного сумматора, на старшие разряды при этом подается логический ноль, первый выход первого параллельного многовходового сумматора соединен с первым входом первого блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход первого параллельного многовходового сумматора соединен с первым входом второго блока сравнения целочисленных интервальных характеристик, первый выход второго параллельного многовходового сумматора соединен с первым входом второго блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход второго параллельного многовходового сумматора соединен со вторым входом первого блока сравнения целочисленных интервальных характеристик, первый выход первого двоичного сумматора соединен со вторым входом первого блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход первого двоичного сумматора соединен с первым входом первого блока сравнения целочисленных интервальных характеристик, первый выход второго двоичного сумматора соединен со вторым входом второго блока проверки корректности вычисления целочисленной интервальной характеристики, второй выход второго двоичного сумматора соединен со вторым входом второго блока сравнения целочисленных интервальных характеристик, выходы первого и второго блоков проверки корректности вычисления целочисленной интервальной характеристики соединены со вторым и третьим входами схемы выдачи результата сравнения, выходы первого и второго блоков сравнения целочисленных интервальных характеристик соединены с четвертым и пятым входами схемы выдачи результата сравнения, выходы схемы выдачи результата сравнения являются выходами устройства для сравнения чисел в системе остаточных классов: «А=В», «А>В», «А<В», «Результат сравнения не определен».



 

Похожие патенты:

Изобретение относится в вычислительной технике. Технический результат заключается в уменьшении энергопотребления.

Изобретение относится к технике связи и может быть использовано для определения неизвестной структуры кодера недвоичных блоковых систематических кодов и несистематических кодов на основе анализа принимаемой кодовой последовательности.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия генератора псевдослучайных двоичных последовательностей сложной структуры.

Группа изобретений относится к вычислительной технике и может быть использована для вычисления хэш-функции. Техническим результатом является повышение быстродействия вычислений, расширение возможности выбора конфигурации устройства.

Изобретение относится к вычислительному устройству. Технический результат заключается в расширении функциональных возможностей за счет обеспечения вычисления остатка и неполного частного.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, работающих с дискретно-фазированным представлением чисел модулярной системы счисления.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, работающих с дискретно-фазированным представлением чисел модулярной системы счисления.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, работающих с дискретно-фазированным представлением чисел модулярной системы счисления.

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных структурах, работающих с дискретно-фазированным представлением чисел модулярной системы счисления.

Изобретение относится к области автоматики и вычислительной техники. Технический результат заключается в повышении быстродействия устройства.

Изобретение относится к области технологий дистанционного обучения, а именно к средствам контроля дистанционного проверочного испытания. Техническим результатом является автоматизирование процесса дистанционного надзора за дистанционным проверочным испытанием при помощи динамической идентификации личности испытуемого.

Изобретение относится к генераторам случайных чисел (ГСЧ) и может быть использовано для генерации случайных цифровых последовательностей в различной радиоизмерительной аппаратуре и системах тестирования каналов обмена информацией, датчиков случайных чисел, средств криптографической защиты информации.

Изобретение относится к области вычислительной техники и может быть использовано в блоках ассоциативных селекторов запоминающих устройств. Техническим результатом является повышение помехоустойчивости логического элемента при воздействии одиночных ядерных частиц.

Изобретение относится к области защищенного обмена информацией в исполняющей системе. Техническим результатом является повышение защиты обмена информацией.

Изобретение относится к вычислительной технике и предназначено для выполнения операции сравнения двух чисел, представленных в системе остаточных классов. Техническим результатом является повышение быстродействия и обеспечение контроля корректности результата операции сравнения.

Изобретение относится к вычислительной технике и радиолокации и может быть использовано в многопозиционных угломерных системах. .

Изобретение относится к электронной системе блокировки для контроля доступа к множеству ячеек. .

Изобретение относится к вычислительной технике, в частности к специализированным устройствам для обработки массивов информации в реальном масштабе времени, и может быть использовано в автоматизированных системах обработки изображений.

Изобретение относится к области связи и может быть использовано в приемных устройствах для обнаружения комбинации двоичных сигналов известного вида при неизвестном моменте ее прихода в потоке двоичных сигналов, сопровождаемых тактовыми импульсами.

Изобретение относится к устройствам для обработки данных с воздействием на содержание обрабатываемых данных и может быть использовано в системах передачи и обработки дискретной информации, использующей дублирование.

Изобретение относится к способу и серверу для предотвращения создания учетных записей электронной почты. Технический результат заключается в снижения спам-сообщений.

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в повышении быстродействия устройства для сравнения чисел в системе остаточных классов. Технический результат достигается за счет использования целочисленных интервалов, при этом не требуется выполнения медленных циклов вычислений в формате с плавающей точкой. Для этого в устройство включены следующие специфические блоки: блоки параллельного модулярного умножения на константу, многовходовые двоичные сумматоры, двухвходовые двоичные сумматоры, блок поразрядного сравнения модулярных чисел, блоки проверки правильности целочисленных интервальных характеристик и блоки сравнения целочисленных интервальных характеристик. 4 ил.

Наверх