Логический преобразователь

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций. Технический результат достигается за счет логического преобразователя, предназначенного для реализации простых симметричных булевых функций, содержащего восемь мажоритарных элементов, причем первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые могут быть использованы для реализации любой из простых симметричных булевых функций τ₁, τ₂, τ₄, τ₅, зависящих от пяти аргументов - входных двоичных сигналов x₁,…,x₅∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация функций τ₁, τ₂ либо τ₄, τ₅.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2621281, кл. G06F 7/00, 2017 г.), который содержит восемь мажоритарных элементов и реализует любую из простых симметричных булевых функций τ₁, τ₂, τ₄, τ₅, зависящих от пяти аргументов - входных двоичных сигналов x₁,…,x₅∈{0,1}.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется параллельная реализация функций τ₁, τ₂ либо τ₄, τ₅.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения параллельной реализации простых симметричных булевых функций τ₁, τ₂ либо τ₄, τ₅, зависящих от пяти аргументов - входных двоичных сигналов.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, выходы , (i+4)-го и второй, третий входы первого мажоритарных элементов соединены соответственно с вторыми входами (i+1)-го, (i+5)-го мажоритарных элементов и первым, вторым информационными входами логического преобразователя, (i+2)-й информационный и первый настроечный входы которого подключены соответственно к третьему входу (i+1)-го и первому входу i-го мажоритарных элементов, особенность заключается в том, что первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 1₁,…,1₈, причем выходы элементов , 1_i+4 и первый вход элемента 1_i+5 соединены соответственно с вторыми входами элементов 1_i+1, 1_i+5 и выходом элемента 1_i, а первые входы элементов , 1₅ и выходы элементов 1₄, 1₈ подключены соответственно к первому, второму настроечным входам и первому, второму выходам логического преобразователя, первый и j-й информационные входы которого соединены соответственно с вторыми входами элементов 1₁, 1₅ и третьими входами элементов 1_j-1, 1_j+3.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒ_l,ƒ₂∈{0,1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно двоичные сигналы x₁,…,x₅∈{0,1}. На выходе мажоритарного элемента имеем где и ∨, ⋅, # есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И, Maj. Следовательно, сигналы на выходах элементов 1₄, 1₈ определяются системой выражений

в которой . Таким образом, при ƒ₁=1, ƒ₂=0 либо при ƒ₁=0, ƒ₂=1 на первом и втором выходах предлагаемого логического преобразователя соответственно получим

и

либо

и

где τ₁, τ₂, τ₄, τ₅ есть простые симметричные булевы функции пяти аргументов x₁,…,x₅ (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает параллельную реализацию простых симметричных булевых функций τ₁, τ₂ либо τ₄, τ₅, зависящих от пяти аргументов - входных двоичных сигналов.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий восемь мажоритарных элементов, причем выходы i-го , (i+4)-го и второй, третий входы первого мажоритарного элемента соединены соответственно с вторыми входами (i+1)-го, (i+5)-го мажоритарных элементов и первым, вторым информационными входами логического преобразователя, (i+2)-й информационный и первый настроечный входы которого подключены соответственно к третьему входу (i+1)-го и первому входу i-го мажоритарных элементов, отличающийся тем, что первые входы (i+5)-го, четвертого и пятого мажоритарных элементов соединены соответственно с выходом i-го мажоритарного элемента, первым и вторым настроечными входами логического преобразователя, первый, второй, (i+2)-й информационные входы и первый, второй выходы которого подключены соответственно к второму, третьему входам пятого, третьему входу (i+5)-го мажоритарных элементов и выходам четвертого, восьмого мажоритарных элементов.