Логический преобразователь

Изобретение относится в вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7. Логический преобразователь содержит восемь мажоритарных элементов, которые имеют по три входа, причем выходы r-го, пятого и седьмого мажоритарных элементов соединены соответственно с вторыми входами (r+1)-го, шестого и восьмого мажоритарных элементов, дополнительно введены двенадцать аналогичных упомянутым мажоритарных элементов, выходы второго, четвертого, m-го, (m+5)-го, (m+8)-го и девятнадцатого мажоритарных элементов соединены соответственно с вторыми входами тринадцатого, пятого, (m+1)-го, (m+6)-го, (m+9)-го и двадцатого мажоритарных элементов, выходы восьмого, десятого, (m+3)-го, пятнадцатого, восемнадцатого и двадцатого мажоритарных элементов подключены соответственно к третьим входам тринадцатого, пятого, (6×m-44)-го, шестого, пятнадцатого и восемнадцатого мажоритарных элементов, а первые входы r-го, (r+6)-го, восемнадцатого мажоритарных элементов и выход шестого мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам четвертого, десятого, (m+5)-го, (m+8)-го, (m+11)-го мажоритарных элементов и первым входам (m-3)-го, пятнадцатого мажоритарных элементов. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2294007, кл. G06F 7/57, 2007 г.; патент РФ 2393527, кл. G06F 7/57, 2010 г.), которые могут быть использованы для реализации любой из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5 при n=7.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2621281, кл. G06F 7/00, 2017 г.), который содержит восемь мажоритарных элементов и с помощью константной настройки реализует любую из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация любой из функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, при n=7.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем восемь мажоритарных элементов, которые имеют по три входа, выходы r-го пятого и седьмого мажоритарных элементов соединены соответственно с вторыми входами (r+1)-го, шестого и восьмого мажоритарных элементов, особенность заключается в том, что в него дополнительно введены двенадцать аналогичных упомянутым мажоритарных элементов, выходы второго, четвертого, m-го (m+5)-го, (m+8)-го и девятнадцатого мажоритарных элементов соединены соответственно с вторыми входами тринадцатого, пятого, (m+1)-го, (m+6)-го, (m+9)-го и двадцатого мажоритарных элементов, выходы восьмого, десятого, (m+3)-го, пятнадцатого, восемнадцатого и двадцатого мажоритарных элементов подключены соответственно к третьим входам тринадцатого, пятого, (6×m-44)-го, шестого, пятнадцатого и восемнадцатого мажоритарных элементов, а первые входы r-го, (r+6)-го, восемнадцатого мажоритарных элементов и выход шестого мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам четвертого, десятого, (m+5)-го, (m+8)-го, (m+11)-го мажоритарных элементов и первым входам (m-3)-го, пятнадцатого мажоритарных элементов.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 120, которые имеют по три входа, причем выходы элементов 1i 12, 1j 1k 1k+3, 119 соединены соответственно с вторыми входами элементов 1i+1, 113, 1j+1, 1k+1, 1k+4, 120, выходы элементов 18, 110, 1m+3 115, 118, 120 подключены соответственно к третьим входам элементов 113, 15, 16×m-44, 16, 115, 118, а первые входы элементов 1r 1r+6, 118 и выход элемента 16 соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам элементов 14, 110, 1m+5, 1m+8, 1m+11 и первым входам элементов 1m-3, 115.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором, третьем настроечных входах фиксируются соответственно необходимые сигналы ƒ1, ƒ2, ƒ3 ∈ {0,1} константной настройки. На вторые входы элементов 11, 116, первый вход элемента 112; третьи входы элементов 11, 116, второй вход элемента 112; третьи входы элементов 12, 112, 117; вторые входы элементов 17, 119, первый вход элемента 111; третьи входы элементов 17, 119, второй вход элемента 111; третьи входы элементов 18, 111, 120 и третьи входы элементов 13, 19, 114 подаются соответственно двоичные сигналы х1; х2; х3; х4; х5; х6 и х7 (x1,…,x7 ∈ {0,1}). На выходе элемента 1w имеем где и ∨, ⋅ есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 16 определяется выражением

в котором Таким образом, на выходе предлагаемого логического преобразователя получим

где τ2, τ3, τ5, τ6 есть простые симметричные булевы функции семи аргументов x1, …, x7 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью константной настройки реализует любую из простых симметричных булевых функций τ0,5×n-1,5, τ0,5×n-0,5, τ0,5×n+1,5, τ0,5×n+2,5, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий восемь мажоритарных элементов, которые имеют по три входа, причем выходы r-го , пятого и седьмого мажоритарных элементов соединены соответственно с вторыми входами (r+1)-го, шестого и восьмого мажоритарных элементов, отличающийся тем, что в него дополнительно введены двенадцать аналогичных упомянутым мажоритарных элементов, выходы второго, четвертого, m-го , (m+5)-го, (m+8)-го и девятнадцатого мажоритарных элементов соединены соответственно с вторыми входами тринадцатого, пятого, (m+1)-го, (m+6)-го, (m+9)-го и двадцатого мажоритарных элементов, выходы восьмого, десятого, (m+3)-го, пятнадцатого, восемнадцатого и двадцатого мажоритарных элементов подключены соответственно к третьим входам тринадцатого, пятого, (6×m-44)-го, шестого, пятнадцатого и восемнадцатого мажоритарных элементов, а первые входы r-го, (r+6)-го, восемнадцатого мажоритарных элементов и выход шестого мажоритарного элемента соединены соответственно с третьим настроечным входом и выходом логического преобразователя, первый и второй настроечные входы которого подключены соответственно к первым входам четвертого, десятого, (m+5)-го, (m+8)-го, (m+11)-го мажоритарных элементов и первым входам (m-3)-го, пятнадцатого мажоритарных элементов.



 

Похожие патенты:

Изобретение относится к области вычислительной техники. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×n-1, τ0,5×n, τ0,5×n+1, τ0,5×n+2, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же пяти аргументов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов - и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей логического модуля за счет обеспечения реализации любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=7.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.
Наверх