Сумматор по модулю пять

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является упрощение схемы сумматора по модулю пять за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа. Устройство содержит одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, девять элементов И и элемент ИЛИ. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны сумматоры по модулю пять (авт. св. СССР 1803911, кл. G06F 7/49, 1993 г.; патент РФ 2018931, кл. G06F 7/49, 1994 г.), которые реализуют операцию (X+Y)mod5, где X,Y∈{000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю пять, относится схемная сложность, обусловленная тем, что цена по Квайну схемы каждого из упомянутых аналогов равна 53 и каждый из них содержит логические элементы пяти типов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю пять (авт. св. СССР 1658142, кл. G06F 7/49, 1991 г.), который содержит логические элементы и реализует операцию (X+Y)mod5, где Х,Y∈{000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 45 и он содержит логические элементы четырех типов.

Техническим результатом изобретения является упрощение схемы сумматора по модулю пять за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю пять, содержащем восемь элементов И, элемент ИЛИ и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что в него дополнительно введены элемент И и восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (j-6)-го элемента И, (j-1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j+2)-го и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-3)-го элемента И, (j+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход (j-4)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом (2×j-15)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы j-го элемента И, первый, второй, третий входы и выход элемента ИЛИ соединены соответственно с выходами (2×j-15)-го, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами восьмого, девятого, седьмого элементов И и вторым входом (j-4)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы k-го и первый, второй входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с k-ым, (k+3)-им и третьим, шестым входами сумматора по модулю пять, k-й и третий выходы которого образованы соответственно выходами (2×k+2)-го и одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого сумматора по модулю пять.

Сумматор по модулю пять содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11,…,111, элементы И 21,…,29 и элемент ИЛИ 3, причем первый, второй входы элемента 1i и первый, второй входы элемента 1j соединены соответственно с первым, вторым входами элемента 2i и выходами элементов 2j-6, 1j-1, первый, второй входы элемента 1j+2 и первый, второй входы элемента 13 подключены соответственно к выходам элементов 2j-3, и 1j+1, 21, 12, первый, второй входы элемента 1j-4 и первый, второй входы элемента 16 соединены соответственно с выходами элементов 12xj-15, 3 и 24, 15, первый, второй входы элемента 2j и первый, второй, третий входы элемента 3 подключены соответственно к выходам элементов 12xj-15, 19 и 28, 29, 27, а первый, второй входы элемента 1k и первый, второй входы элемента 17 соединены соответственно с k-ым, (k+3)-им и третьим, шестым входами сумматора по модулю пять, k-й и третий выходы которого образованы соответственно выходами элементов 12×k+2 и 111.

Работа предлагаемого сумматора по модулю пять осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы х012∈{0,1} и y0,y1,y2∈{0,1}, которые задают подлежащие обработке трехразрядные двоичные числа X=х2х1х0, Y=y2y1y0, причем х22 и х00 определяют значения старших и младших разрядов соответственно, X,Y∈{000,…,100}. В представленной ниже таблице приведены значения выходных сигналов z0,z1,z2 предлагаемого сумматора, полученные с учетом работы элементов 11,…,111, 21,…,29, 3 для всех возможных наборов значений сигналов x0,x1,x2,y0,y1,y2.

Согласно представленной таблицы имеем Z=(Х+Y)mod5, где Z=z2z1z0 - трехразрядное двоичное число, задаваемое двоичными сигналами z0,z1,z2∈{0,1} (z2 и z0 определяют значения старшего и младшего разрядов соответственно).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю пять реализует операцию (X+Y)mod5, где X,Y∈{000,…,100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами. При этом схема предлагаемого сумматора проще чем у прототипа, поскольку ее цена по Квайну равна 43 и аппаратурный состав образован из логических элементов трех типов.

Сумматор по модулю пять, содержащий восемь элементов И, элемент ИЛИ и три элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что в него дополнительно введены элемент И и восемь элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (j-6)-го элемента И, (j-1)-гo элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j+2)-го и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-3)-го элемента И, (j+1)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого элемента И, второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход (j-4)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом (2×j-15)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы j-го элемента И, первый, второй, третий входы и выход элемента ИЛИ соединены соответственно с выходами (2×j-15)-го, девятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, выходами восьмого, девятого, седьмого элементов И и вторым входом (j-4)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а первый, второй входы k-го и первый, второй входы седьмого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с k-ым, (k+3)-им и третьим, шестым входами сумматора по модулю пять, k-й и третий выходы которого образованы соответственно выходами (2×k+2)-го и одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является обеспечение формирования признаков соотношений X>Y и X=Y.

Устройство относится к вычислительной технике, предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава.

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в самосинхронных схемах. Технический результат изобретения заключается в обеспечении возможности использования устройства в самосинхронных схемах, в которых необходима реализация фазы гашения помимо рабочей фазы.

Изобретение относится к устройствам цифровой вычислительной техники, в частности к недвоичной схемотехнике, и предназначено для создания устройств троичной арифметики.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения арифметики с обфускацией в коммутативном кольце. Техническим результатом является повышение защищенности.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения обфускационных арифметических операций в коммутативном кольце.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения обфускационных арифметических операций в коммутативном кольце.

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в повышении быстродействия устройства для сравнения чисел в системе остаточных классов.

Изобретение относится в вычислительной технике. Технический результат заключается в уменьшении энергопотребления.

Изобретение относится к технике связи и может быть использовано для определения неизвестной структуры кодера недвоичных блоковых систематических кодов и несистематических кодов на основе анализа принимаемой кодовой последовательности.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия генератора псевдослучайных двоичных последовательностей сложной структуры.

Группа изобретений относится к вычислительной технике и может быть использована для вычисления хэш-функции. Техническим результатом является повышение быстродействия вычислений, расширение возможности выбора конфигурации устройства.

Изобретение относится к вычислительному устройству. Технический результат заключается в расширении функциональных возможностей за счет обеспечения вычисления остатка и неполного частного.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения арифметики с обфускацией в коммутативном кольце. Техническим результатом является повышение защищенности.

Устройство предназначено для выполнения операции mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является упрощение схемы сумматора по модулю пять за счет уменьшения ее цены по Квайну и сокращения количества типов логических элементов аппаратурного состава при сохранении функциональных возможностей прототипа. Устройство содержит одиннадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, девять элементов И и элемент ИЛИ. 1 ил., 1 табл.

Наверх