Сумматор по модулю q

Устройство предназначено для обработки двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение реализации операции (X+Y) mod q при q=3 либо при q=7, где X,Y(0≤Х<q, 0≤Y<q) есть (log2(q+1))-разрядные двоичные числа. Устройство содержит двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и девять элементов И. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны сумматоры по модулю q (см., например, авт.св. СССР 1751747, кл. G06F 7/49, 1992 г.), которые реализуют операцию (X+Y)mod3, где X,Y∈{00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных сумматоров по модулю q, относятся аппаратурный состав, в частности, упомянутого аналога, образованный из логических элементов трех типов, и ограниченные функциональные возможности, обусловленные тем, что не выполняется операция (X+Y)mod7, где X,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип сумматор по модулю q (авт. св. СССР 1654812, кл. G06F 7/49, 1991 г.), который содержит логические элементы и реализует операцию (X+Y)mod3, где X,Y∈{00,01,10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся аппаратурный состав, образованный из логических элементов четырех типов, и ограниченные функциональные возможности, обусловленные тем, что не выполняется операция (X+Y)mod7, где Х,Y∈{000,…,110} есть трехразрядные двоичные числа, задаваемые двоичными сигналами.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации операции (X+Y)modq при q=3 либо при q=7, где X,Y(0≤X<q, 0≤Y<q) есть (log2(q+1))-разрядные двоичные числа, задаваемые двоичными сигналами, и уменьшение количества типов логических элементов аппаратурного состава.

Указанный технический результат при осуществлении изобретения достигается тем, что в сумматоре по модулю q, содержащем два элемента И и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, особенность заключается в том, что в него дополнительно введены семь элементов И и десять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-го элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (26-2×j)-го элемента И, (5×j-39)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j-5)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-8)-го элемента И, (j-7)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы восьмого и первый, второй входы двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами седьмого элемента И, четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами девятого элемента И, десятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы седьмого и первый, второй входы одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами пятого, третьего элементов И, а первый, второй, третий входы девятого и первый, второй входы k-го элементов И соединены соответственно с выходами первого, четвертого, шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и k-ым, (3+k)-ым входами сумматора по модулю q, k-й выход которого образован выходом (6+k)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого сумматора по модулю q.

Сумматор по модулю q содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11,…,112 и элементы И 21,…,29, причем первый, второй входы элемента 1i и первый, второй входы элемента 1j соединены соответственно с первым, вторым входами элемента 2i и выходами элементов 226-2×j, 15×j-39, первый, второй входы элемента 1j-5 и первый, второй входы элемента 16 подключены соответственно к выходам элементов 2j-8, 1j-7 и 24, 15, первый, второй входы элемента 17 и первый, второй входы элемента 111 соединены соответственно с выходами элементов 11 112 и 25, 23, первый, второй входы элемента 18 и первый, второй входы элемента 112 подключены соответственно к выходам элементов 27, 14 и 29, 110, а первый, второй, третий входы элемента 29 и первый, второй входы элемента 2k соединены соответственно с выходами элементов 11 14, 16 k-ым, (3+k)-ым входами сумматора по модулю q, k-й выход которого образован выходом элемента 16+k.

Работа предлагаемого сумматора по модулю q осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы x0,x1,x2∈{0,1} и y0,y1,y2∈{0,1}, которые задают подлежащие обработке трехразрядные двоичные числа X=х2х1х0, Y=y2y1y0, причем х2,y2 и x0,y0 определяют значения старших и младших разрядов соответственно, X,Y∈{000,…,110}. В представленной ниже таблице приведены значения выходных сигналов z0,z1,z2 предлагаемого сумматора, полученные с учетом работы элементов 11…,112, 21,…,29, для всех возможных наборов значений сигналов x0,x1,x2,y0,y1,y2.

Согласно представленной таблицы имеем Z=(Х+Y)mod7, где Z=z2z1z0 - трехразрядное двоичное число, задаваемое двоичными сигналами z0,z1,z2∈{0,1} (z2 и z0 определяют значения старшего и младшего разрядов соответственно). Если х0=0, у0=1, то согласно представленной таблицы (см. значения сигналов x1,x2,y1,y2,z1,z2, выделенные жирным шрифтом) получим Z={X+Y)mod3, где X=х2х1, Y=у2у1, Z=z2z1 - двухразрядные двоичные числа, задаваемые указанными сигналами, причем x1,y1,z1 определяют значения младших разрядов и X,Y∈{00,01,10}.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый сумматор по модулю q обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует операцию (X+Y)modq при q=3 либо при q=7, где X,Y(0≤Х<q, 0≤Y<q) есть (log2(q+1))-разрядные двоичные числа, задаваемые двоичными сигналами.

При этом аппаратурный состав предлагаемого сумматора образован из логических элементов двух типов.

Сумматор по модулю q, содержащий два элемента И и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, отличающийся тем, что в него дополнительно введены семь элементов И и десять элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, причем первый, второй входы i-го и первый, второй входы j-гo элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и выходами (26-2×j)-го элемента И, (5×j-39)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы (j-5)-го и первый, второй входы шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами (j-8)-го элемента И, (j-7)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами четвертого элемента И, пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы восьмого и первый, второй входы двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами седьмого элемента И, четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами девятого элемента И, десятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй входы седьмого и первый, второй входы одиннадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходами первого, двенадцатого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами пятого, третьего элементов И, а первый, второй, третий входы девятого и первый, второй входы k-го элементов И соединены соответственно с выходами первого, четвертого, шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и k-ым, (3+k)-ым входами сумматора по модулю q, k-й выход которого образован выходом (6+k)-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ.



 

Похожие патенты:

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является обеспечение формирования признаков соотношений X>Y и X=Y.

Устройство относится к вычислительной технике, предназначено для реализации простых симметричных булевых функций и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов.

Изобретение относится к вычислительной технике и может быть использовано как средство преобразования кодов. Техническим результатом является уменьшение аппаратурных затрат.

Изобретение относится к вычислительной технике и может быть использовано в цифровых компараторах, ассоциативных процессорах и машинах баз данных. Техническим результатом является упрощение распознавания отношений А>В, А=В, А<В, где А, В есть четырехразрядные двоичные числа, и уменьшение количества элементов аппаратурного состава.

Изобретение относится к области вычислительной техники и может быть использовано для селекции большего из n-разрядных двоичных чисел. Техническим результатом является обеспечение обработки трех n-разрядных двоичных чисел.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является обеспечение реализации любой из шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

Изобретение относится к области вычислительной техники и может быть использовано для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами.

Изобретение относится к импульсной и вычислительной технике и может использоваться при построении самосинхронных комбинационных и вычислительных устройств, систем цифровой обработки информации, в первую очередь - в качестве элементов первого каскада дерева Уоллеса умножителей.

Изобретение относится к вычислительной технике и может быть использовано для вычисления систем логических функций в самосинхронных схемах. Технический результат изобретения заключается в обеспечении возможности использования устройства в самосинхронных схемах, в которых необходима реализация фазы гашения помимо рабочей фазы.

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения арифметики с обфускацией в коммутативном кольце. Техническим результатом является повышение защищенности.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения обфускационных арифметических операций в коммутативном кольце.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения обфускационных арифметических операций в коммутативном кольце.

Изобретение относится к вычислительной технике. Технический результат изобретения заключается в повышении быстродействия устройства для сравнения чисел в системе остаточных классов.

Изобретение относится в вычислительной технике. Технический результат заключается в уменьшении энергопотребления.

Изобретение относится к технике связи и может быть использовано для определения неизвестной структуры кодера недвоичных блоковых систематических кодов и несистематических кодов на основе анализа принимаемой кодовой последовательности.

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия генератора псевдослучайных двоичных последовательностей сложной структуры.

Группа изобретений относится к вычислительной технике и может быть использована для вычисления хэш-функции. Техническим результатом является повышение быстродействия вычислений, расширение возможности выбора конфигурации устройства.

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Устройство предназначено для обработки двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение реализации операции mod q при q3 либо при q7, где X,Y есть )-разрядные двоичные числа. Устройство содержит двенадцать элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и девять элементов И. 1 ил., 1 табл.

Наверх