Способ нониусного цифроаналогового преобразования

Изобретение относится к технике преобразования электрических сигналов, в частности к преобразованию цифровой информации в аналоговый сигнал. Техническим результатом является повышение точности. Способ содержит этапы, на которых преобразуют опорный сигнал Y c помощью управляющего слова Х=М+aN длины ψ=α+β, где М старшие разряды длины α управляющего слова X, a aN младшие разряды длины β управляющего слова X, причем α≈β, а над аналоговым сигналом Z осуществляют два параллельных преобразования, причем при первом преобразовании первый выходной аналоговый сигнал Z1 пропорционален управляющему слову М длины α разрядов, а при втором преобразовании второй выходной аналоговый сигнал Z2 пропорционален управляющему слову N длины β разрядов, перед упомянутыми параллельными преобразованиями осуществляют цифровое умножение младших aN разрядов управляющего слова X в аα раз, а также производят суммирование преобразованных аналоговых сигналов Z1 и Z2 в выходной аналоговый сигнал Z0, при этом α старших разрядов управляющего слова X и полученные после умножения в аα раз β младших разрядов aN управляющего слова X подвергают алгебраическому суммированию в соответствии с формулой Q=М±N, после чего цифровой код Q преобразуют из опорного сигнала Y1 в аналоговый сигнал Z1, а цифровой код N преобразуют из опорного сигнала Y2 в аналоговый сигнал Z2, при этом опорные сигналы Y1 и Y2 связаны соотношением Y2=Y1(1±a), где а - основание системы счисления, α - число разрядов, на которое сдвинут код управления aN. 3 з.п. ф-лы, 3 ил., 7 табл.

 

Изобретение относится к технике преобразования электрических сигналов, в частности, к преобразованию цифровой информации в аналоговый сигнал.

Известны два основных способа цифроаналогового преобразования:

в одном из которых производят суммирование единичных эталонных сигналов, а в другом - суммирование эталонных сигналов, веса которых отличаются.

В первом способе при формировании выходного аналогового сигнала и при использовании двоичного кода управления используется только одна эталонная величина весом в один квант (см. 1. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М. Мир, 1982. - 512 с. Стр. 444, рис. 24.1 и стр. 245 рис. 24.2).

Во втором способе применяются эталонные сигналы с весами, зависящими от номера разряда, и в суммировании участвуют только те эталонные сигналы, для которых в соответствующем разряде входного кода имеется единица при использовании двоичного кода управления или значащая цифра, отличная от нуля при недвоичном коде управления, например, от 1 до 9 при декадном коде управления (см. 2. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М. Мир, 1982. - 512 с. Стр. 446, рис. 24.3, стр. 446, рис. 24.5).

В упомянутых цифроаналоговых преобразователях из опорного сигнала Y формируют эталонные величины, соответствующие значениям разрядов входного кода управления X, которые суммируют и образуют дискретные значения выходной аналоговой величины Z.

Принцип способа цифроаналогового преобразования можно представить в виде, показанном на фиг. 1.

Рассмотрим параллельный цифро-аналоговый преобразователь (ЦАП), представленный на фиг. 1, который имеет вход единственного аналогового (опорного) сигнала Y - тока или напряжения, цифровые входы управления X, тактируемые во времени с интервалом t и выход аналогового сигнала Z - тока или напряжения, причем опорный Y и выходной Z сигналы могут быть как одинаковыми (ток или напряжение на входе и ток или напряжение на выходе), так и разными (напряжение или ток на входе - ток или напряжение на выходе).

Преобразование цифрового кода управления X в выходной аналоговый сигнал Z осуществляется за один или несколько тактов времени t, т.е. в предельном случае за один такт в аналоговую величину Z преобразуются все разряды управляющего слова X. Поэтому ЦАП_0, реализующий такой способ преобразования, называют параллельным.

Будем считать, что цифровой код управления позиционный, а система счисления с основанием а непринципиальна - она может быть двоичной (а=2), десятичной (а=10), шестнадцатеричной (а=16) или любой другой.

Например, цифровой двоичный код числа (слово) X, отнормированный к единице:

где а=2; qk∈[0,1]; ψ - число двоичных разрядов в слове X.

Для двоичного ЦАП выходной сигнал определяется следующим образом:

Z=hY(ak-12k-1+ak-22k-2+…+а020),

где Y - опорный (эталонный) сигнал; q∈(а0, а1, …, ak-1)≡[0,1], - коэффициенты двоичных разрядов, принимающие значения «0» или «1»;

k=0, 1, … ψ-1 - номер двоичного разряда;

h - коэффициент пропорциональности.

В случае цифрового десятичного управляющего кода числа X, отнормированного к единице:

где а=10; qk∈[0.1, …, 9); ψ - число десятичных разрядов в слове X.

В цифроаналоговых преобразователях из опорного сигнала Y формируют эталонные сигналы, соответствующие значениям разрядов входного управляющего кода X, которые суммируют и образуют дискретные значения выходной аналоговой величины Z.

Внутреннее содержание ЦАП_0 и алгоритм его работы (внутреннего функционирования) для дальнейшего рассмотрения не имеет принципиального значения.

Аналоговый сигнал Z на выходе ЦАП_0 образуется из опорного аналогового сигнала Y на его входе с помощью управления ЦАП_0 цифровым кодом X длины ψ разрядов; при этом опорный сигнал Y - основа аналоговой мерной шкалы. Величина ступеньки (шага квантования) на выходе такого ЦАП_0 равна

s=Y/(аψ-1).

В этом случае Z=Y×X и имеет место "классическое" преобразование X⇒Z, причем точность преобразования является линейной функцией точности элементарных электронных компонентов ЦАП_0 - резистивных (конденсаторных) матриц, ключей тока (напряжения) и т.д., т.е. определена технологией изготовления конкретной микросхемы ЦАП_0 и конечной точностью (разбросом) номинальных значений его внутренних элементов.

При рассмотренном преобразовании, как в первом, так и во втором способе возникают погрешности, вызванные изготовлением элементов ЦАП_0. Основными факторами погрешностей элементов являются:

технологический разброс параметров (точность изготовления);

влияние изменений окружающей среды (в основном температуры) - температурная стабильность;

изменение параметров во времени (старение);

воздействия внешних и внутренних шумов и помех.

Поэтому характеристики преобразования реальных ЦАП_0 отличаются от идеальных формой, значением ступеней и их расположением относительно осей координат.

Для увеличения точности преобразования можно усложнять внутреннюю структуру ЦАП_0, увеличивать точность и стабильность параметров используемых элементов, но только в пределах возможностей производства.

Указанные причины, а это, в конечном счете, технологические возможности производства, ограничивают максимально достижимую точность параллельного ЦАП_0, которая в настоящее время не превышает 20… 22 двоичных разрядов (бит) кода управления X.

Известен способ цифроаналогового преобразования, пример реализации которого приведен на фиг. 2, при этом используется исходный ЦАП_0, показанный на фиг. 1 (см. 3. Титце У., Шенк К. Полупроводниковая схемотехника: Справочное руководство. Пер. с нем. - М. Мир, 1982. - 512 с. Стр. 447, рис. 24.7).

На фиг. 2 показаны: ЦАП_2, ЦАП_4, на соответствующие входы которых подается опорный сигнал Y и тактирующий сигнал t, а на их входные шины поступают соответственно управляющие слова М длиной α разрядов и aN длиной β разрядов. Выход ЦАП_4 подключен ко входу аттенюатора 5, выход которого соединен с первым входом сумматора 3 сигналов, ко второму входу которого подключен выход ЦАП_2. На выходе сумматора 3 сигналов имеем результирующий аналоговый сигнал Z0.

В этом способе преобразования цифровое слово управления Х=М+aN длины ψ разрядов делится на два слова управления М и aN (желательно половинной длины ψ/2, но не обязательно): ψ=α+β, где α - число старших разрядов кода управления X, а β - число младших разрядов кода управления X. Тактируются оба ЦАП в одни и те же моменты времени t.

При данном преобразовании, как и у предыдущих аналогов, используется единственный опорный сигнал (мерная шкала) Y.

Младшие aN разряды длины β кода управления X умножаются в цифровом 1 умножителе в аα раз, образуя управляющее слово N длины β разрядов.

Первый ЦАП_2 преобразует управляющее слово М длины α разрядов в аналоговый сигнал Z1, второй ЦАП_4 преобразует управляющее слово N длины β разрядов в аналоговый сигнал Z2.

Величина ступеньки (шага квантования) на выходе ЦАП_2 равна s1=Y/a>>Y/aψ, а величина ступеньки (шага квантования) на выходе ЦАП_4 равна s2=Y/aβ>>Y/aψ. В случае α≈β величины ступенек s1≈s2.

При этом изменения величин (размах) выходного сигнала Z1 при изменении отнормированного к единице кода управления М от 0 до (1-a) на выходе ЦАП_2 будет равным Y(1-a), а размах выходного сигнала Z2 при изменении отнормированного к единице кода управления N от 0 до (1-a) на выходе ЦАП_4 будет равным Y(1-a).

Для того, чтобы уменьшить величину ступеньки выходного сигнала Z0 до исходного значения s=Y/aψ необходимо уменьшить размах выходного сигнала Z2 на выходе ЦАП_4 в аα раз с помощью аналогового аттенюатора 5 и сложить полученный сигнал Z3=Z2/aα с выходным сигналом ЦАП_2 Z1 (у которого величина ступеньки s1=Y/a) в сумматоре 3 сигналов.

На выходе сумматора 3 сигналов (фиг. 2) получим выходной сигнал Z0=Z1+Z3, который может изменяться от 0 до Y(1-a) с требуемым шагом квантования s=Y/aψ.

Точность преобразования опорного сигнала Y в аналоговую величину Z0 будет такой же, как у аналога, показанного на фиг. 1, но требования к точности ЦАП_4 будут уменьшены в аα раз.

Однако в рассмотренном способе цифроаналогового преобразования необходимо обеспечить высокую точность ЦАП_2 и аналогового аттенюатора 5, помещенного между выходом ЦАП_4 и входом сумматора 3 сигналов.

К этим двум аналоговым узлам структуры, показанным на фиг. 2, предъявляются такие же жесткие требования по точности, как и к ЦАП_0, показанному на фиг. 1. Точность ЦАП_2 и аттенюатора 5 будут ограничивать результирующую точность всего ЦАП, показанного на фиг. 2.

Способ преобразования, реализуемый в структуре параллельного ЦАП, приведенной на фиг. 2, примем за прототип.

Техническим результатом изобретения является повышение точности преобразования аналоговой величины с помощью цифровой обработки кода управления.

Достижение технического результата обеспечивается в предлагаемом способе нониусного цифроаналогового преобразования, при котором преобразуют опорный сигнал Y с помощью управляющего слова X=M+aN длины ψ=α+β, где М старшие разряды длины α управляющего слова X, а aN младшие разряды длины β управляющего слова X, причем α≈β, а над аналоговым сигналом Z осуществляют два параллельных преобразования, причем при первом преобразовании первый выходной аналоговый сигнал Z1 пропорционален управляющему слову M длины а разрядов, а при втором преобразовании второй выходной аналоговый сигнал Z2 пропорционален управляющему слову N длины β разрядов, при этом перед упомянутыми параллельными преобразованиями осуществляют цифровое умножение младших aN разрядов управляющего слова X в аα раз (сдвиг влево на а разрядов), а также производят суммирование преобразованных аналоговых сигналов Z1 и Z2 в выходной аналоговый сигнал Z0, отличающемся тем, что α старших разрядов управляющего слова X и полученные после умножения в аα раз β младших разрядов aN управляющего слова X подвергают алгебраическому (арифметическому с учетом знака) суммированию в соответствии с формулой Q=M±N, после чего цифровой код Q преобразуют из опорного (эталонного) сигнала Y1 в аналоговый сигнал Z1, а цифровой код N преобразуют из опорного (эталонного) сигнала Y2 в аналоговый сигнал Z2, при этом опорные сигналы Y1 и Y2 связаны соотношением

Y2=Y1(1±a),

где а - основание системы счисления, α - число разрядов, на которое сдвинут код управления aN, после чего производят упомянутое суммирование преобразованных аналоговых сигналов Z1 и Z2 в выходной сигнал Z0.

При этом при параллельных преобразованиях аналоговых сигналов Z1 и Z2 в выходной сигнал Z0 масштаб преобразований выбран одинаковым.

При алгебраическом суммировании кода управления M и кода управления N в соответствии с формулой Q=M+N осуществляют их арифметическое суммирование, а аналоговое преобразование выходных сигналов Z1 и Z2 производят путем их вычитания, причем опорный сигнал Y2 формируют в соответствии с выражением

Y2=Y1(1-a);

При алгебраическом суммировании кода управления M и кода управления N, в соответствии с формулой Q=M-N осуществляют их арифметическое вычитание, а аналоговое преобразование выходных сигналов Z1 и Z2 производят путем их суммирования, причем опорный сигнал Y2 формируют в соответствии с выражением

Y2=Y1(1+a),

Поясним достижение технического результата в предлагаемом способе указанными выше отличиями.

В основу предлагаемого способа положен принцип нониусного преобразования - использование двух мерных шкал, находящихся в дробно- кратном соотношении, т.е. осуществление пары преобразований X⇒Z1; X⇒Z2; Z1, Z2⇒Z0.

Иными словами, присутствует пара мерных шкал (опорных сигналов Y), связанных зависимостью:

Y2=Y1(1±a),

при этом структуру числа X представляют в виде (разбиение искусственное):

Х=Хα+βХα+β-1…Х2Х1≡Ma-∝N,

где М группа старших разрядов длины α и aN группа младших разрядов длины β числа X в выбранной системе счисления. Практически, число N есть результат умножения числа aN в аα раз, (сдвинутое на а разрядов влево), т.е. умноженное цифровым способом в аα раз. Тогда можно записать:

Q=M±N;

При этом должно соблюдаться условие:

при арифметическом суммировании цифровых кодов управления M и N, сигналы Z1 и Z2 в выходном аналоговом сумматоре должны вычитаться, как и второй опорный сигнал Y2=Y1(1-a), в соответствии с выражением:

при арифметическом вычитании цифровых кодов управления M и N, сигналы Z1 и Z2 в выходном аналоговом сумматоре должны складываться, как и второй опорный сигнал Y2=Y1(1+a), в соответствии с выражением:

Как следует из приведенных формул данные преобразования приводят к одинаковому результату, что обеспечивает требуемую точность преобразования цифрового кода управления X в аналоговую величину Z0.

Структурная схема одного из возможных вариантов построения нониусного цифроаналогового преобразователя (ЦАП), реализующего предлагаемый способ, приведена на фиг. 3, на которой показан арифметический сумматор 6, на соответствующие входы которого поступают α старших разрядов и β младших разрядов управляющего слова X, причем младшие aN разрядов перед этим подверглись цифровому умножению в аα раз (сдвиг влево на α разрядов) с помощью цифрового умножителя 7. На фиг. 3 также имеются источник 8 опорного сигнала Y1, источник 9 опорного сигнала Y2, ЦАП_10, аналоговый сумматор 11 и ЦАП_12. При этом выходная шина арифметического сумматора 6 подключена к соответствующей входной шине управления ЦАП_10, к другому входу которого подключен выход источника 8 опорного сигнала Y1. Выход ЦАП_10 соединен с соответствующим входом аналогового 11 сумматора, к другому входу которого подключен выход ЦАП_12, на входную шину управления которого поданы aN младших разрядов управляющего слова X; подвергшихся цифровому умножению в аα раз (сдвиг влево на α разрядов) с помощью цифрового умножителя 7, а другой вход ЦАП_12 соединен с выходом источника 9 опорного сигнала Y2. На выходе аналогового сумматора 11 имеем выходной аналоговый сигнал Z0.

Предлагаемый способ осуществляется в данном варианте построения нониусного цифроаналогового преобразователя следующим образом.

На входные шины арифметического сумматора 6 и цифрового умножителя 7 поступают α старших разрядов и β младших разрядов числа X соответственно, являющихся управляющим словом M и управляющим словом aN соответственно. В цифровом умножителе 7 осуществляется умножение β младших разрядов в аα раз, и результат умножения -управляющее слово N поступает на вторую входную шину арифметического сумматора 6 и на входную шину ЦАП_12, на вход которого поступает также опорный сигнал Y2=Y1(1±a), при этом в арифметическом сумматоре 6 осуществляется алгебраическое суммирование (арифметическое с учетом знака) α старших разрядов и полученных после умножения в аα раз β младших разрядов числа X в соответствии с формулой Q=М+N, результат суммирования поступает на входную шину ЦАП_10, на вход которого поступает также опорный сигнал Y1. Цифровой код Q в ЦАП_10 преобразуется из опорного сигнала Y1 в аналоговый сигнал Z1, а цифровой код N в ЦАП_12 преобразуется из опорного сигнала Y2 в аналоговый сигнал Z2.

В аналоговом сумматоре 11 осуществляется суммирование преобразованных аналоговых сигналов Z1 и Z2, которые поступают на соответствующие входы аналогового сумматора 11, в выходной аналоговый сигнал Z0.

В качестве числового примера рассмотрим вариант нониусного преобразования десятичного числа Х(10)↔(M+10-1N)(10) в абстрактный аналоговый параметр Z.

Поскольку система счисления десятичная, двухразрядное цифровое слово X(10) разбиваем на два одноразрядных - М и N, а опорные сигналы Y примут вид: Y1=1,0; Y2=1,1×Y1.

Характерных вариантов будет два: для случая М1>N и для случая М2<N. Пусть М1=8 и М2=3, a N принимает значения от 0 до 9. Сведем этапы вычислений и преобразований в табл. 1 и табл. 2.

Единственными узлами нониусного ЦАП (фиг. 3), к которым следует предъявить жесткие требования по обеспечению точности, являются выходной аналоговый сумматор 11 и источники 8 и 9 опорных сигналов Y1_ и Y2_ соответственно, причем трудности по их реализации не являются непреодолимыми, более того, стандартными для (высоко) прецизионной электроники.

Так, например, при двадцатиразрядном входном двоичном слове (α=β=10) и Y1=10 В, требуемая относительная точность аналогового сумматора 11 и источника 8 опорного сигнала Y1 δа≤2-20≈10-6 (абсолютная точность - 9,5 мкВ), что вполне реализуемо на современной элементной базе.

В случае Y2=0,9×Y1 и при тех же числовых параметрах, получим:

Следует также помнить, что в обоих рассматриваемых случаях разрядность первого ЦАП_10 должна быть на единицу больше разрядности второго ЦАП_12, иными словами, при равной разрядности ЦАП_10 и ЦАП_12 длина β управляющего слова N и слова X02=N-1. В результате, при использовании двух ЦАП равной разрядности β (и точности а-1), результирующая точность будет не лучше δ≥(2β-1)-1.

Выборочно проверим первый алгоритм преобразования для четырехразрядного десятичного числа, сведя результаты в таблицу 5.

Последний вопрос - неравная разрядность N и М при (N+М)≡1 (mod2), т.е. при X нечетном, а именно, случай М=N-1. Составим еще две таблицы 6 и 7 - для первого и второго вариантов преобразования:

В предлагаемом способе преобразования при любом соотношении чисел N и М происходит потеря всего лишь одного разряда при росте точности цифроаналогового преобразования в ≈ аα раз, т.к. происходит значительное уменьшение погрешности, а значит, увеличение точности преобразования параллельного цифроаналогового преобразования без ужесточения требований к технологии изготовления элементов ЦАП.

Еще раз обратим внимание на следующее обстоятельство: при использовании любого метода цифроаналогового преобразования (двойного и более интегрирования, сигма-дельта, конвейерного, последовательного приближения, нониусного и т.д.) требования к точности аналоговых узлов определены только требуемой точностью преобразования.

Весовой вклад отдельных аналоговых элементов цифроаналогового преобразователя, реализующего предлагаемый способ, в бюджет допустимых погрешностей устройства в целом зависит от конкретной схемотехнической реализации. И, разумеется, действует известное правило:

чем жестче требования к точности преобразования, тем (как минимум, линейно) жестче требования к аналоговым узлам.

Требования к точности и стабильности источников опорных напряжений (токов) и аналоговых алгебраических сумматоров входных/выходных напряжений (токов) инвариантны выбранному методу преобразования, а их вклад невелик.

Основной вклад в бюджет погрешностей вносит собственно ЦАП (который присутствует в структуре нониусного цифроаналогового преобразования в явном или неявном виде) посредством погрешностей ключей тока/напряжения и R (С) - матриц.

Применение одинаковых резисторов позволяет существенно улучшить точность по сравнению с обычным взвешивающим ЦАП, так как сравнительно просто изготовить набор прецизионных элементов с одинаковыми параметрами. ЦАП типа R-2R позволяют отодвинуть, но не снять, ограничения по разрядности. С лазерной подгонкой пленочных резисторов, расположенных на одной подложке гибридной микросхемы, можно достигнуть точности ЦАП 20-22 бита.

Поэтому ослабление требований к ЦАП в виде уменьшения требуемого числа разрядов ψ управляющего слова X при сохранении конечной точности преобразования так важно для практики.

Рассмотрим пример выполнения элементов в структурной схеме при реализации предлагаемого способа преобразования.

Арифметический сумматор 6 может быть выполнен на микросхемах арифметического сумматора К555ИМ3 (SN7483) или на микросхеме арифметическо-логического устройства КР1533ИП3.

В качестве ЦАП 10 и 12 может быть использована микросхема двойного ЦАП AD5763 …

Источники 8 и 9 опорных сигналов могут быть выполнены на микросхемах LT6657 (прецизионный источник напряжения) или LT3092 (прецизионный источник тока).

Для осуществления цифрового умножения в α раз N младших разрядов управляющего слова X (сдвиг влево на α разрядов) можно использовать микросхемы регистров сдвига - универсальных регистров КР1533ИР8 (SN74HC164).

1. Способ нониусного цифроаналогового преобразования, при котором преобразуют опорный сигнал Y с помощью управляющего слова X=М+aN длины ψ=α+β, где М старшие разряды длины α управляющего слова X, а аN младшие разряды длины β управляющего слова X, причем α≈β, а над аналоговым сигналом Z осуществляют два параллельных преобразования, причем при первом преобразовании первый выходной аналоговый сигнал Z1 пропорционален управляющему слову М длины α разрядов, а при втором преобразовании второй выходной аналоговый сигнал Z2 пропорционален управляющему слову N длины β разрядов, при этом перед упомянутыми параллельными преобразованиями осуществляют цифровое умножение младших aN разрядов управляющего слова X в аα раз, а также производят суммирование преобразованных аналоговых сигналов Z1 и Z2 в выходной аналоговый сигнал Z0, отличающийся тем, что α старших разрядов управляющего слова X и полученные после умножения в аα раз β младших разрядов aN управляющего слова X подвергают алгебраическому суммированию в соответствии с формулой Q=М±N, после чего цифровой код Q преобразуют из опорного сигнала Y1 в аналоговый сигнал Z1, а цифровой код N преобразуют из опорного сигнала Y2 в аналоговый сигнал Z2, при этом опорные сигналы Y1 и Y2 связаны соотношением

Y2=Y1(1±а),

где а - основание системы счисления, α - число разрядов, на которое сдвинут код управления aN, после чего производят упомянутое суммирование преобразованных аналоговых сигналов Z1 и Z2 в выходной сигнал Z0.

2. Способ по п. 1, отличающийся тем, что при параллельных преобразованиях аналоговых сигналов Z1 и Z2 в выходной сигнал Z0 масштаб преобразований выбран одинаковым.

3. Способ по п. 1, отличающийся тем, что при алгебраическом суммировании кода управления М и кода управления N в соответствии с формулой Q=М+N осуществляют их арифметическое суммирование, а аналоговое преобразование выходных сигналов Z1 и Z2 производят путем их вычитания, причем опорный сигнал Y2 формируют в соответствии с выражением

Y2=Y1(1-a);

4. Способ по п. 1, отличающийся тем, что при алгебраическом суммировании кода управления М и кода управления N, в соответствии с формулой Q=М-N осуществляют их арифметическое вычитание, а аналоговое преобразование выходных сигналов Z1 и Z2 производят путем их суммирования, причем опорный сигнал Y2 формируют в соответствии с выражением

Y2=Y1(1+а),



 

Похожие патенты:

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам преобразования частот в коды. Технический результат - создание более простой структуры многоканального преобразователя частоты в код, позволяющего осуществлять контроль частоты сигналов в m приемниках в информации в опросном режиме по запросу ЭВМ.

Преобразователь напряжения разбаланса мостовой схемы в частоту или скважность относится к информационно-измерительной технике и может быть использован в прецизионных преобразователях физических параметров (линейного ускорения, давления), магнитометрах, устройствах измерения гальванически развязанных токов, в электротермических преобразователях (расходомеры) в частоту или скважность.

Изобретение относится к устройствам цифро-аналогового преобразования и может быть использовано при построении быстродействующих высокоточных цифро-аналоговых преобразователей.

Изобретение относится к области электронно-вычислительной техники. Технический результат заключается в повышении быстродействия аналого-цифрового преобразования при существенном увеличении разрядности АЦП.

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах контроля и управления подвижными объектами. Техническим результатом является повышение надежности преобразователя за счет использования метода граничного сканирования для выявления дефектов монтажа основного микроконтроллера на уровне отдельных контактов, а также реализация диагностики измерительных каналов ОЦПУ на уровне отдельных функциональных элементов.

Изобретение относится к области измерительной техники. Технический результат заключается в уменьшении относительной погрешности аналого-цифрового нелинейного преобразователя интегрирующего типа с двухтактным преобразованием.

Изобретение относится к вычислительной технике и может быть использовано при цифровой обработке сигналов для преобразования напряжения в цифровой двоичный код. Техническим результатом, достигаемым при осуществлении заявляемого изобретения, является повышение быстродействия цифровых устройств обработки меняющихся во времени сигналов.

Изобретение относится к антенной технике, а именно к активным фазированным антенным решеткам (АФАР) с цифровым формированием и управлением диаграммой направленности.

Изобретение относится к электротехнике. Технический результат заключается в повышении точности определения мест однофазного замыкания фазы на оболочку силового кабеля.

Изобретение относится к электронно-вычислительной технике. Технический результат изобретения заключается в расширении динамического диапазона радиотехнических систем при аналого-цифровом и цифро-аналоговом преобразовании сигналов при одинаковой разрядности АЦП и ЦАП.
Наверх