Триггерный логический элемент не на полевых транзисторах

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ на полевых транзисторах. Это достигается тем, что в триггерный логический элемент НЕ на полевых транзистора введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, общий вывод первого дополнительного резистора, истока и подложки второго полевого транзистора соединен со стоком первого полевого транзистора, общий вывод третьего дополнительного резистора и стока дополнительного полевого транзистора соединен с затвором второго полевого транзистора, затвор последнего транзистора соединен с общим выводом второго дополнительного резистора и стока второго полевого транзистора, свободный вывод четвертого дополнительного резистора подключен к свободному выводу второго дополнительного резистора и их общий вывод образует выход логического элемента относительно «земли», пятый дополнительный резистор включен между «землей» и общим выводом третьего дополнительного резистора, затвора второго полевого транзистора и стока дополнительного плевого транзистора. 2 ил.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен инвертор [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. – М.: Высшая школа, 2004, стр. 612, рис. 8.16 а], содержащий два полевых транзистора с индуцированными каналами р-типа, два полевых транзистора с индуцированными каналами n-типа и источник постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток нагрузки определяется двумя последовательно соединенными полевыми транзисторами с индуцированными каналами р-типа. Поэтому силу электрического тока нагрузки определяет сила электрического тока по сути одного транзистора. Если бы сила электрического тока нагрузки равнялась сумме силы токов двух транзисторов, то это привело бы к увеличению максимальной силы тока внешней нагрузки и в результате к повышению нагрузочной способности.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа инвертор [Манаев Е.И. Основы радиоэлектроники. – М.: Радио и связь, 1985, стр. 347, рис. 14.29], содержащий один полевой транзистор с индуцированным каналом p-типа, один полевой транзистор с индуцированным каналом n-типа и источник постоянного напряжения.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного транзистора формирует ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки, то это привело бы к увеличению максимальной силы тока внешней нагрузки и в результате к повышению нагрузочной способности.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента НЕ на полевых транзисторах.

Это достигается тем, что в триггерный логический элемент НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, первый полевой транзистор с индуцированным каналом n-типа, исток и подложка которого заземлены, а вывод затвора образует вход логического элемента относительно «земли», и второй полевой транзистор с индуцированным каналом p-типа, подложка которого соединена с его истоком, введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, последовательно между собой включены первый дополнительный резистор, второй полевой транзистор и второй дополнительный резистор, свободный вывод первого дополнительного резистора подключен к выходу источника питающего постоянного напряжения, общий вывод этого резистора, истока и подложки второго полевого транзистора соединен со стоком первого полевого транзистора, последовательно между собой включены третий дополнительный резистор, дополнительный полевой транзистор и четвертый дополнительный резистор, свободный вывод третьего дополнительного резистора подключен к общему выводу первого дополнительного резистора и выхода источника питающего постоянного напряжения, общий вывод третьего дополнительного резистора и стока дополнительного полевого транзистора соединен с затвором второго полевого транзистора, подложка дополнительного полевого транзистора подключена к общему выводу четвертого дополнительного резистора и истока дополнительного полевого транзистора, затвор последнего транзистора соединен с общим выводом второго дополнительного резистора и стока второго полевого транзистора, свободный вывод четвертого дополнительного резистора подключен к свободному выводу второго дополнительного резистора и их общий вывод образует выход логического элемента относительно «земли», пятый дополнительный резистор включен между «землей» и общим выводом третьего дополнительного резистора, затвора второго полевого транзистора и стока дополнительного плевого транзистора.

Сущность изобретения поясняется чертежом (фиг.1), на (фиг.2) отображается работа логического элемента НЕ, где N – номер строки по порядку, х – условное отображение входного сигнала и y – условное отображение выходного сигнала.

Первая строка табл. соответствует тому, что на входе х имеется уровень логического нуля (низкий уровень напряжения).

В триггерном логическом элементе не на полевых транзисторах общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена, выход его соединен с одним из выводов резистора 2, а свободный вывод последнего – со стоком полевого транзистора 3 с индуцированным каналом n-типа. Вывод затвора этого транзистора образует вход логического элемента относительно «земли». Исток и подложка транзистора 3 заземлены. Последовательно между собой включены полевой транзистор 4 с индуцированным каналом p-типа и резистор 5. Исток и подложка транзистора 4 соединены с общим выводом резистора 2 и стока полевого транзистора 3. Также последовательно между собой включены резистор 6, полевой транзистор 7 и резистор 8. Свободный вывод резистора 6 подключен к общему выводу резистора 2 и источника 1 питающего постоянного напряжения. Общий вывод резистора 6 и стока транзистора 7 соединен с затвором полевого транзистора 4. Затвор транзистора 7 подключен к общему выводу резистора 5 и стока полевого транзистора 4, а подложка транзистора 7 соединена с общим выводом истока этого транзистора и резистора 8. Свободный вывод последнего резистора соединен со свободным выводом резистора 5 и их общий вывод образует выход логического элемента относительно «земли». Резистор 9 включен между «землей» и общим выводом резистора 6, затвора транзистора 4 и стока транзистора 7. Для наглядности на фиг.1 пунктирными линиями показан подключение внешней нагрузки Rн. Часть схемы на транзисторах 4, 7 и резисторах 2, 5, 6 и 8 является триггером на полевых транзисторах противоположного типа проводимости.

Триггерный логический элемент НЕ на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы с низким и высоким уровнем напряжения. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля (ближе к нулю), высокий уровень – уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).

Он не превышает порогового напряжения полевого транзистора 3, этот транзистор не проводит электрический ток и не влияет на состояние триггера на транзисторах 4, 7 противоположного типа проводимости. Первое (условно) состояние этого триггера соответствует закрытому состоянию обоих транзисторов и нулевые значениям силы электрического тока через резисторы 2, 5, 6 и 8. Такой ток определяет нулевые значения напряжения в том числе на резисторах 5, 6. Эти напряжения приложены к затворам транзисторов 4 и 7, меньше по абсолютной величине пороговых напряжений этих транзисторов и поддерживают их в закрытом состоянии. Во втором (условно) состоянии транзисторы 4, 7 триггера открыты, их электрические токи создают в том числе на резисторах 5, 6 значения напряжений по абсолютной величине превышающие пороговые напряжения и тем самым поддерживают их в открытом состоянии. Обсуждаемый триггер переходит из первого состояния во второе и наоборот, если значения управляющих напряжений превысят пороговое напряжение триггера на транзисторах 4 и 7. Значение сопротивления резистора 9 может обеспечить на резисторе 6 значение напряжения по абсолютной величине превышающее пороговое напряжение триггера и обеспечивать его второе состояние. Тогда транзисторы 4 и 7 открыты, что обеспечивает на выходе логического элемента и на внешней нагрузке Rн уровень логической единицы (высокий уровень напряжения).

В соответствии со второй строкой табл. на вход х поступает высокий уровень напряжения. Он обеспечивает в транзисторе 3 повышенную силу электрического тока, которая создает на резисторе 2 повышенное значение напряжения превышающее по абсолютной величине порог срабатывания триггера на транзисторах 4, 7 с учетом напряжения на резисторе 6 первое состояние. Тогда нулевые значения силы токов транзисторов 4, 7 создают на выходе логического элемента НЕ и на его внешней нагрузке Rн напряжение уровня логического нуля (низкий уровень напряжения).

Таким образом, в триггерном логическом элементе НЕ на полевых транзисторах сила электрического тока внешней нагрузки равна сумме силы токов не одного, а двух транзисторов, что повышает его нагрузочную способность.

Триггерный логический элемент НЕ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, первый полевой транзистор с индуцированным каналом n-типа, исток и подложка которого заземлены, а вывод затвора образует вход логического элемента относительно «земли», и второй полевой транзистор с индуцированным каналом p-типа, подложка которого соединена с его истоком, отличающийся тем, что в него введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, последовательно между собой включены первый дополнительный резистор, второй полевой транзистор и второй дополнительный резистор, свободный вывод первого дополнительного резистора подключен к выходу источника питающего постоянного напряжения, общий вывод этого резистора, истока и подложки второго полевого транзистора соединен со стоком первого полевого транзистора, последовательно между собой включены третий дополнительный резистор, дополнительный полевой транзистор и четвертый дополнительный резистор, свободный вывод третьего дополнительного резистора подключен к общему выводу первого дополнительного резистора и выхода источника питающего постоянного напряжения, общий вывод третьего дополнительного резистора и стока дополнительного полевого транзистора соединен с затвором второго полевого транзистора, подложка дополнительного полевого транзистора подключена к общему выводу четвертого дополнительного резистора и истока дополнительного полевого транзистора, затвор последнего транзистора соединен с общим выводом второго дополнительного резистора и стока второго полевого транзистора, свободный вывод четвертого дополнительного резистора подключен к свободному выводу второго дополнительного резистора и их общий вывод образует выход логического элемента относительно «земли», пятый дополнительный резистор включен между «землей» и общим выводом третьего дополнительного резистора, затвора второго полевого транзистора и стока дополнительного плевого транзистора.



 

Похожие патенты:

Изобретение относится к области вычислительной техники. Технический результат заключается в повышении помехоустойчивости логического элемента при воздействии одиночных ядерных частиц.

Изобретение относится к области микроэлектроники. Техническим результатом изобретения является создание симметричного мультиплексора на комплементарных металл-окисел-полупроводник (КМОП) транзисторах, имеющего два сигнальных входа, один вход управления, один выход и выполненного в виде элемента библиотеки стандартных цифровых элементов (СЦЭ), с более высоким качеством коммутации сигналов, за счет более высокой степени идентичности задержек распространения сигналов от сигнальных входов до выхода, вследствие симметрии топологических слоев, которая обеспечивает идентичность паразитных емкостей и сопротивлений и их нахождение в одинаковых электрических режимах; вследствие установки на управляющем входе мультиплексора дополнительных буферных каскадов, с целью обеспечения независимости задержек распространения сигналов от параметров драйвера управляющего входа; а также вследствие увеличения размеров транзисторов, с целью уменьшения влияния локальных внутрикристальных вариаций на идентичность задержек распространения сигналов.

Использование: для создания сверхбольшой логической матрицы с энергонезависимой памятью и высокой степенью интеграции элементов. Сущность изобретения заключается в том, что многослойная логическая матрица на основе мемристорной коммутационной ячейки, представляющая собой электронное интегральное устройство на основе логических элементов ИЛИ-НЕ, в котором архитектура электрических цепей является трехмерной, а само устройство образовано перпендикулярно ориентированными пластами, коммутируемыми через мемристивные кроссбары, и состоит из ячеек с последовательно формируемыми слоями: монокристаллического кремния со сквозными проводниками по технологии монолитной 3D интеграции; слоем планарных КМОП инверторов, каждый из которых образован двумя комплементарными полевыми транзисторами с объединенными затворами - входом инвертора, объединенными стоками - выходом инвертора и подключенными к соответствующим шинам питания истокам; слоем сигнальных проводников; мемристивным слоем; слоем с диодами Зенера, причем соединенные последовательно с диодами Зенера мемристоры находятся в перекрестиях выходов КМОП инверторов и сигнальных проводников нижележащего пласта.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания.

Изобретение относится к области вычислительной техники и может быть использовано при согласовании схем, имеющих различные уровни напряжений источников питания и внутренних сигналов.

Изобретение относится к области технологий для жидкокристаллических дисплеев. Технический результат заключается в обеспечении использования одного типа устройств тонкопленочных транзисторов за счет использования схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания.

Изобретение относится к вычислительной технике и может быть использовано для реализации цифровых схем высокой надежности. Технический результат заключается в повышении надежности элемента при отказах транзистора за счет обеспечения сохранения вида реализуемой логической функции при однократных константных отказах входов элемента или транзисторов.

Изобретение относится к области вычислительной техники и может быть использовано в КМДП интегральных схемах при реализации логических устройств. Технический результат - повышение быстродействия устройства.

Изобретение относится к вычислительной технике и может быть использовано для реализации цифровых схем высокой надежности. Технический результат заключается в повышении надежности элемента при отказах транзистора за счет обеспечения сохранения вида реализуемой логической функции при однократных константных отказов входов элемента или транзисторов.

Изобретение относится к селекции импульсов. Технический результат – обеспечение выбора из шести синхронизированных импульсных сигналов.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих высоковольтных преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания.

Изобретение относится к селекции импульсов. Технический результат - уменьшение аппаратурных затрат.

Изобретение относится к селекции импульсов. Технический результат - уменьшение аппаратурных затрат.

Изобретение относится к селекции импульсов. Технический результат - обеспечение воспроизведения операций med(τ1, …, τ5), supramed(τ1, …, τ5).

Изобретение относится к импульсной технике. Техническим результатом является обеспечение возможности селекции импульсных последовательностей как с постоянным, так и с переменным интервалом следования, а также достижение минимального времени обнаружения заданной импульсной последовательности.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием R-S триггеров.

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в быстродействующих аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Изобретение относится к области импульсной техники. Технический результат заключается в возможности применения схемы при напряжении питания ниже 5 В, исключении дополнительных цепей смещения логических уравнений, снижении входной емкости вывода сброса RST или установки хранимого значения SET, снижении входной зависимости емкости прямого CLK и инверсного входа тактового сигнала CLK, снижении количества используемых транзисторов в схеме.

Преобразователь напряжения разбаланса мостовой схемы в частоту или скважность относится к информационно-измерительной технике и может быть использован в прецизионных преобразователях физических параметров (линейного ускорения, давления), магнитометрах, устройствах измерения гальванически развязанных токов, в электротермических преобразователях (расходомеры) в частоту или скважность.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ на полевых транзисторах. Это достигается тем, что в триггерный логический элемент НЕ на полевых транзистора введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, общий вывод первого дополнительного резистора, истока и подложки второго полевого транзистора соединен со стоком первого полевого транзистора, общий вывод третьего дополнительного резистора и стока дополнительного полевого транзистора соединен с затвором второго полевого транзистора, затвор последнего транзистора соединен с общим выводом второго дополнительного резистора и стока второго полевого транзистора, свободный вывод четвертого дополнительного резистора подключен к свободному выводу второго дополнительного резистора и их общий вывод образует выход логического элемента относительно «земли», пятый дополнительный резистор включен между «землей» и общим выводом третьего дополнительного резистора, затвора второго полевого транзистора и стока дополнительного плевого транзистора. 2 ил.

Наверх