Двоичный вычитатель



Двоичный вычитатель
Двоичный вычитатель
Двоичный вычитатель
Двоичный вычитатель
Двоичный вычитатель
Двоичный вычитатель

Владельцы патента RU 2709653:

федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" (RU)

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента НЕ, элемент И, элемент ИЛИ и два мажоритарных элемента. 1 ил., 1 табл.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны двоичные вычитатели (см., например, рис. 9.9б на стр. 219 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), которые формируют двоичный код разности двух одноразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных двоичных вычитателей, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех двухразрядных двоичных чисел.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип двоичный вычитатель (рис. 9.11в на стр. 220 в книге Токхейм Р. Основы цифровой электроники. М.: Мир, 1988 г.), который содержит логические элементы и формирует двоичный код разности трех одноразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак. При этом где n=1, m=12 и есть соответственно разрядность обрабатываемых чисел, суммарное количество входов логических элементов прототипа и относительный показатель схемной сложности.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка трех двухразрядных двоичных чисел, и большая величина относительного показателя схемной сложности.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения формирования двоичного кода разности трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение относительного показателя схемной сложности.

Указанный технический результат при осуществлении изобретения достигается тем, что в двоичном вычитателе, содержащем элемент И, элемент ИЛИ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента НЕ, особенность заключается в том, что в него дополнительно введены элемент НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два мажоритарных элемента, причем первый, второй, третий входы i-го и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го мажоритарного элемента, входом i-го элемента НЕ и первым входом элемента И, входом третьего элемента НЕ, первый, второй входы четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходы i-го, третьего элементов НЕ соединены соответственно с первым, вторым входами элемента ИЛИ и третьим входом i-го мажоритарного элемента, вторым входом элемента И, первый, второй входы третьего и первый, второй входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого мажоритарного элемента, выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом элемента И, выходом второго мажоритарного элемента, а первый, второй, третий входы i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход элемента ИЛИ являются соответственно (3×i-2)-ым, (3×i-1)-ым, (3×i)-ым входами и четвертым выходом двоичного вычитателя, первый, второй, третий выходы которого соединены соответственно с выходами первого, третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.

На чертеже представлена схема предлагаемого двоичного вычитателя.

Двоичный вычитатель содержит элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 11, …, 14, элементы НЕ 21, 22, 23, элемент И 3, элемент ИЛИ 4 и мажоритарные элементы 51, 52, причем первый, второй, третий входы элемента и первый, второй входы элемента 13 соединены соответственно с первым, вторым входами элемента 5i, входом элемента 2i и первым входом элемента 3, входом элемента 23, первый, второй входы элемента 14 и выходы элементов 2i, 23 соединены соответственно с первым, вторым входами элемента 4 и третьим входом элемента 5i, вторым входом элемента 3, первый, второй входы элемента 13 и первый, второй входы элемента 14 соединены соответственно с выходами элементов 51, 12 и 3, 52, а первый, второй, третий входы элемента 1i и выход элемента 4 являются соответственно (3×i-2)-ым, (3×i-1)-ым, (3×i)-ым входами и четвертым выходом двоичного вычитателя, первый, второй, третий выходы которого соединены соответственно с выходами элементов 11, 13, 14.

Работа предлагаемого двоичного вычитателя осуществляется следующим образом. На его первый, второй, третий и четвертый, пятый, шестой входы подаются соответственно двоичные сигналы c0, b0, a0∈{0,1} и c1, b1, a1∈{0,1}, которые задают подлежащие обработке двухразрядные двоичные числа A=a1a0, B=b1b0, С=c1c0, причем a1, b1, c1 и a0, b0, c0 определяют значения старших и младших разрядов соответственно. В представленной ниже таблице приведены значения выходных сигналов d0, d1, d2, s предлагаемого вычитателя, полученные с учетом работы его элементов для всех возможных наборов значений сигналов a0, a1, b0, b1, c0, c1.

Согласно представленной таблицы имеем D=А-В-С, где D=d2d1d0 - трехразрядное двоичное число, задаваемое двоичными сигналами d0, d1, d2 ∈{0,1} (d2 и d0 определяют значения старшего и младшего разрядов соответственно), причем если число D является положительным либо D=000, то s=0, если отрицательным, то s=1 и оно представлено в дополнительном коде.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый двоичный вычитатель обладает более широкими по сравнению с прототипом функциональными возможностями, так как формирует двоичный код разности трех двухразрядных двоичных чисел, задаваемых двоичными сигналами, и бит, определяющий ее знак. При этом достигнуто уменьшение относительного показателя схемной сложности, поскольку суммарное количество входов логических элементов предлагаемого вычитателя равно 23, разрядность обрабатываемых им чисел равна 2 и

Двоичный вычитатель, содержащий элемент И, элемент ИЛИ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два элемента НЕ, отличающийся тем, что в него дополнительно введены элемент НЕ, два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и два мажоритарных элемента, причем первый, второй, третий входы i-го и первый, второй входы третьего элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с первым, вторым входами i-го мажоритарного элемента, входом i-го элемента НЕ и первым входом элемента И, входом третьего элемента НЕ, первый, второй входы четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходы i-го, третьего элементов НЕ соединены соответственно с первым, вторым входами элемента ИЛИ и третьим входом i-го мажоритарного элемента, вторым входом элемента И, первый, второй входы третьего и первый, второй входы четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ соединены соответственно с выходом первого мажоритарного элемента, выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выходом элемента И, выходом второго мажоритарного элемента, а первый, второй, третий входы i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и выход элемента ИЛИ являются соответственно (3×i-2)-м, (3×i-1)-м, (3×i)-м входами и четвертым выходом двоичного вычитателя, первый, второй, третий выходы которого соединены соответственно с выходами первого, третьего, четвертого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Изобретение предназначено для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же пяти аргументов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в быстродействующих аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков.

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в быстродействующих аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в быстродействующих аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков.

Изобретение относится к компараторам двоичных чисел. Технический результат заключается в упрощении структуры за счет устранения пересечений соединений.

Изобретение относится к двоичныму вычитателю, который формирует двоичный код разности двух двоичных чисел, задаваемых двоичными сигналами, а также формирования бита, определяющего ее знак.

Изобретение предназначено для реализации логических функций и может быть использовано в системах цифровой вычислительной техники как средство обработки двоичных кодов.

Изобретение относится к области вычислительной техники, автоматики и может использоваться в различных цифровых структурах и системах автоматического управления, передачи информации.

Изобретение относится к автоматике и вычислительной технике и может использоваться для построения функциональных узлов аналоговых вычислительных машин. .

Изобретение относится к автоматике и вычислительной технике и может быть использовано в цифровых устройствах. .

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства. Устройство содержит четыре элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, три элемента НЕ, элемент И, элемент ИЛИ и два мажоритарных элемента. 1 ил., 1 табл.

Наверх