Логический преобразователь

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при сохранении функциональных возможностей прототипа логического преобразователя. Технический результат достигается за счет логического преобразователя, предназначенного для реализации любой из простых симметричных булевых функций, содержащего семь мажоритарных элементов, где выход i-го мажоритарного элемента и первый, второй, третий входы пятого, первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым, вторым, третьим информационными, вторым настроечным входами логического преобразователя, первый, j-й информационные и первый настроечный входы которого подключены соответственно к второму входу первого, третьему входу (j-1)-го мажоритарных элементов и первым входам первого, второго, третьего мажоритарных элементов, при этом третий вход k-го мажоритарного элемента и первые входы шестого, седьмого мажоритарных элементов соединены соответственно с выходом (2×k-10)-го мажоритарного элемента и четвертым информационным, первым настроечным входами логического преобразователя. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические преобразователи (патент РФ 2542895, кл. G06F 7/57, 2015 г.; патент РФ 2647639, кл. G06F 7/57, 2018 г.), которые с помощью константной настройки реализуют любую из простых симметричных булевых функций τ1, τ2, τ4, τ5, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических преобразователей, относятся большие аппаратурные затраты, обусловленные тем, что каждый из упомянутых аналогов содержит восемь мажоритарных элементов.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический преобразователь (патент РФ 2621281, кл. G06F 7/00, 2017 г.), который содержит мажоритарные элементы и с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τ4, τ5, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся большие аппаратурные затраты, обусловленные тем, что прототип содержит восемь мажоритарных элементов.

Техническим результатом изобретения является уменьшение аппаратурных затрат при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом преобразователе, содержащем семь мажоритарных элементов, выход i-го (i∈{1,2,3,5,6}) мажоритарного элемента и первый, второй, третий входы пятого, первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым, вторым, третьим информационными, вторым настроечным входами логического преобразователя, первый, j-й информационные и первый настроечный входы которого подключены соответственно к второму входу первого, третьему входу (j-1)-го мажоритарных элементов и первым входам первого, второго, третьего мажоритарных элементов, особенность заключается в том, что третий вход k-го мажоритарного элемента и первые входы шестого, седьмого мажоритарных элементов соединены соответственно с выходом (2×k-10)-го мажоритарного элемента и четвертым информационным, первым настроечным входами логического преобразователя, выход которого подключен к выходу седьмого мажоритарного элемента.

На чертеже представлена схема предлагаемого логического преобразователя.

Логический преобразователь содержит мажоритарные элементы 11, …, 17, причем выход элемента 1i, (i∈{1,2,3,5,6}), третий вход элемента 1k и первый, второй, третий входы элемента 15, первый вход элемента 16 соединены соответственно с вторым входом элемента 1i+1 выходом элемента 12×k-10 и первым, вторым, третьим, четвертым информационными входами логического преобразователя, первый, j-й информационные и первый настроечный входы которого подключены соответственно к второму входу элемента 11, третьему входу элемента 1j-1 и первым входам элементов 11 12, 13, 17 а первый вход элемента 14 и выход элемента 17 соединены соответственно с вторым настроечным входом и выходом логического преобразователя.

Работа предлагаемого логического преобразователя осуществляется следующим образом. На его первом, втором настроечных входах фиксируются соответственно необходимые сигналы ƒ12∈{0,1} константной настройки. На его первый, …, пятый информационные входы подаются соответственно подлежащие обработке двоичные сигналы x1, …, x5∈{0,1}. На выходе мажоритарного элемента имеем , где есть соответственно сигналы на его первом, втором, третьем входах и символы операций ИЛИ, И. Следовательно, сигнал на выходе элемента 17 определяется выражением

в котором Таким образом, на выходе предлагаемого преобразователя получим

где τ1, τ2, τ4, τ5 есть простые симметричные булевы функции пяти аргументов х1, …, х5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.). При этом указанный преобразователь содержит семь мажоритарных элементов.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический преобразователь с помощью константной настройки реализует любую из простых симметричных булевых функций τ1, τ2, τ4, τ5 зависящих от пяти аргументов - входных двоичных сигналов, и обладает меньшими по сравнению с прототипом аппаратурными затратами.

Логический преобразователь, предназначенный для реализации простых симметричных булевых функций, содержащий семь мажоритарных элементов, причем выход i-го (i ∈ {1,2,3,5,6}) мажоритарного элемента и первый, второй, третий входы пятого, первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом (i+1)-го мажоритарного элемента и первым, вторым, третьим информационными, вторым настроечным входами логического преобразователя, первый, j-й информационные и первый настроечный входы которого подключены соответственно к второму входу первого, третьему входу (j-1)-го мажоритарных элементов и первым входам первого, второго, третьего мажоритарных элементов, отличающийся тем, что третий вход k-го мажоритарного элемента и первые входы шестого, седьмого мажоритарных элементов соединены соответственно с выходом (2×k-10)-го мажоритарного элемента и четвертым информационным, первым настроечным входами логического преобразователя, выход которого подключен к выходу седьмого мажоритарного элемента.



 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Изобретение предназначено для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.

Изобретение относится к вычислительной технике. Мажоритарный модуль предназначен для реализации мажоритарной функции семи аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Настоящее изобретение относится к информационным технологиям. Технический результат заключается в обеспечении имитации различных тактильных ощущений, включающих давление на объект, температуру и прикосновение.

Изобретение относится к вычислительной технике и может быть использовано для выполнения операции (A+B)mod3, где А, В∈{00, 01, 10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

Предложено транспортное средство. Транспортное средство (10) содержит датчик оповещения контура, систему дистанционного отпирания дверей без ключа, включающую в себя радиочастотный (РЧ) интерфейс и контроллер.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных, и может быть использовано для построения средств автоматики и функциональных узлов систем управления, для анализа свойств генераторов псевдослучайных последовательностей двоичных чисел, а также для обработки результатов физических экспериментов.

Устройство предназначено для обработки двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Устройство предназначено для выполнения операции (X+Y) mod 5, где X,Y∈{000, …, 100} есть трехразрядные двоичные числа, задаваемые двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Группа изобретений относится к области вычислительной техники и может быть использована для выполнения арифметики с обфускацией в коммутативном кольце. Техническим результатом является повышение защищенности.

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности реализации пороговой функции с порогом два и пороговой функции с порогом три, зависящих от пяти аргументов. Технический результат достигается за счет порогового модуля, содержащего пять элементов ИЛИ, шесть элементов И и шестой элемент ИЛИ, причем первый, второй входы шестого и первый, второй входы i-го элементов И соединены соответственно с выходами четвертого, третьего и первым, вторым входами i-го элементов ИЛИ, первые входы третьего, четвертого и первый, второй, третий входы шестого элементов ИЛИ подключены соответственно к выходам второго, первого элементов ИЛИ и выходам первого, второго, четвертого элементов И, вторые входы четвертого, пятого элементов ИЛИ и первый вход пятого элемента И соединены соответственно с выходами третьего, шестого элементов И и выходом шестого элемента ИЛИ, а первый, второй входы j-го и второй вход третьего элементов И подключены соответственно к (2×j-1)-му, (2×j)-му и пятому входам порогового модуля, первый, второй выходы которого соединены соответственно с выходами пятых элементов И, ИЛИ. 1 ил.

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при сохранении функциональных возможностей прототипа логического преобразователя. Технический результат достигается за счет логического преобразователя, предназначенного для реализации любой из простых симметричных булевых функций, содержащего семь мажоритарных элементов, где выход i-го мажоритарного элемента и первый, второй, третий входы пятого, первый вход четвертого мажоритарных элементов соединены соответственно с вторым входом -го мажоритарного элемента и первым, вторым, третьим информационными, вторым настроечным входами логического преобразователя, первый, j-й информационные и первый настроечный входы которого подключены соответственно к второму входу первого, третьему входу -го мажоритарных элементов и первым входам первого, второго, третьего мажоритарных элементов, при этом третий вход k-го мажоритарного элемента и первые входы шестого, седьмого мажоритарных элементов соединены соответственно с выходом -го мажоритарного элемента и четвертым информационным, первым настроечным входами логического преобразователя. 1 ил.

Наверх