Логический модуль

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5, выполняемой с помощью двух сигналов константной настройки. Технический результат достигается за счет логического модуля, предназначенного для реализации простых симметричных булевых функций и содержащего четыре мажоритарных элемента (11, 12, 13, 14) и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (21, 22). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2249844, кл. G06F 7/38, 2005 г.), которые с помощью двух сигналов константной настройки реализуют любую из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1 при n=5.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2542920, кл. G06F 7/57, 2015 г.), который содержит четыре мажоритарных элемента и с помощью двух сигналов константной настройки реализует любую из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=3.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не обеспечивается реализация любой из функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1 при n=5.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5, выполняемой с помощью двух сигналов константной настройки.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем четыре мажоритарных элемента, выход третьего мажоритарного элемента соединен с вторым входом четвертого мажоритарного элемента, особенность заключается в том, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий входы первого и первый, второй, третий входы второго мажоритарных элементов соединены соответственно с первым, вторым, третьим входами первого и первым, вторым, третьим входами второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, третий входы третьего и первый, третий входы четвертого мажоритарных элементов соединены соответственно с выходами первого, второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого, второго мажоритарных элементов, а третий вход второго, второй вход третьего и выход четвертого мажоритарных элементов подключены соответственно к первому, второму настроечным входам и выходу логического модуля, первый, второй, третий и четвертый, пятый информационные входы которого соединены соответственно с первым, вторым, третьим входами первого и первым, вторым входами второго мажоритарных элементов.

На чертеже представлена схема предлагаемого логического модуля.

Логический модуль содержит мажоритарные элементы 11, 12, 13, 14 и элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 21, 22, причем первый, второй, третий входы элемента 11 и первый, второй, третий входы элемента 12 соединены соответственно с первым, вторым, третьим входами элемента 21 и первым, вторым, третьим входами элемента 22, первый, третий входы элемента 13 и первый, второй, третий входы элемента 14 соединены соответственно с выходами элементов 21, 22 и 11, 13, 12, а третий вход элемента 12, второй вход элемента 13 и выход элемента 14 подключены соответственно к первому, второму настроечным входам и выходу логического модуля, первый, второй, третий и четвертый, пятый информационные входы которого соединены соответственно с первым, вторым, третьим входами элемента 11 и первым, вторым входами элемента 12.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый,…,пятый информационные и первый, второй настроечные входы подаются соответственно двоичные сигналы xl…,x5∈{0,1} и сигналы y1,y2∈{0,1} константной настройки. На выходах элементов 1j 2k имеем где и #, ∨, ⋅, ⊕, - есть соответственно сигналы на первом, втором, третьем входах элемента 1j, сигналы на первом, втором, третьем входах элемента 2k и символы операций Maj, ИЛИ, И, ИСКЛЮЧАЮЩЕЕ ИЛИ, НЕ. Следовательно, сигнал на выходе элемента 14 определяется выражением

Z=(х1х2 ∨ х1х3 ∨ х2х3)F ∨ (x1x2 ∨ x1x3 ∨ x2x3)(x4x5 ∨ x4y1 ∨ х5у1) ∨

∨ F(x4x5 ∨ x4y1 ∨ x5y1), в котором

Таким образом, на выходе предлагаемого логического модуля получим

где τ2, τ3, τ4 есть простые симметричные булевы функции пяти аргументов x1,…,x5 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как с помощью двух сигналов константной настройки реализует любую из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Логический модуль, предназначенный для реализации простых симметричных булевых функций, содержащий четыре мажоритарных элемента, причем выход третьего мажоритарного элемента соединен со вторым входом четвертого мажоритарного элемента, отличающийся тем, что в него дополнительно введены два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, второй, третий входы первого и первый, второй, третий входы второго мажоритарных элементов соединены соответственно с первым, вторым, третьим входами первого и первым, вторым, третьим входами второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый, третий входы третьего и первый, третий входы четвертого мажоритарных элементов соединены соответственно с выходами первого, второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и выходами первого, второго мажоритарных элементов, а третий вход второго, второй вход третьего и выход четвертого мажоритарных элементов подключены соответственно к первому, второму настроечным входам и выходу логического модуля, первый, второй, третий и четвертый, пятый информационные входы которого соединены соответственно с первым, вторым, третьим входами первого и первым, вторым входами второго мажоритарных элементов.



 

Похожие патенты:

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при сохранении функциональных возможностей прототипа логического преобразователя.

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Изобретение предназначено для выполнения селекции и идентификации меньшего, либо селекции и идентификации большего, либо селекции произвольно назначенного из двух n-разрядных двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к области вычислительной техники. Мажоритарный модуль предназначен для реализации мажоритарной функции пяти аргументов - входных двоичных сигналов и может быть использован в системах цифровой вычислительной техники как средство предварительной обработки информации.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении параллельной реализации простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации мажоритарной функции n аргументов - входных двоичных сигналов либо дизъюнкции (конъюнкции) тех же n аргументов, где n есть нечетное число, которое больше или равно пяти.

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности реализации пороговой функции с порогом два и пороговой функции с порогом три, зависящих от пяти аргументов.

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при сохранении функциональных возможностей прототипа логического преобразователя.

Настоящее изобретение относится к информационным технологиям. Технический результат заключается в обеспечении имитации различных тактильных ощущений, включающих давление на объект, температуру и прикосновение.

Изобретение относится к вычислительной технике и может быть использовано для выполнения операции (A+B)mod3, где А, В∈{00, 01, 10} есть двухразрядные двоичные числа, задаваемые двоичными сигналами.

Предложено транспортное средство. Транспортное средство (10) содержит датчик оповещения контура, систему дистанционного отпирания дверей без ключа, включающую в себя радиочастотный (РЧ) интерфейс и контроллер.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных, и может быть использовано для построения средств автоматики и функциональных узлов систем управления, для анализа свойств генераторов псевдослучайных последовательностей двоичных чисел, а также для обработки результатов физических экспериментов.

Устройство предназначено для обработки двоичных чисел, задаваемых двоичными сигналами, и может быть использовано в системах цифровой вычислительной техники как средство арифметической обработки дискретной информации.

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×-1, τ0,5×, τ0,5×+1, зависящих от n аргументов - входных двоичных сигналов, при n5, выполняемой с помощью двух сигналов константной настройки. Технический результат достигается за счет логического модуля, предназначенного для реализации простых симметричных булевых функций и содержащего четыре мажоритарных элемента и два элемента ИСКЛЮЧАЮЩЕЕ ИЛИ. 1 ил.

Наверх