Триггерный логический элемент или на полевых транзисторах

Изобретение относится к цифровой схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах. Для этого предложен триггерный логический элемент ИЛИ на полевых транзисторах, который содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов. 2 ил.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен логический элемент ИЛИ-НЕ на полевых транзисторах [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. – М.: Высшая школа, 2004, стр. 610, рис. 8.14 в], содержащий шесть полевых транзисторов: ярусно включенных три транзистора с индуцированными каналами р-типа и параллельно включенных три транзистора с индуцированными каналами n-типа, а также источник постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность, так как сила электрического тока внешней нагрузки определяется силой электрического тока одного полевого транзистора. В ярусной части схемы полевые транзисторы включены последовательно, тогда сила электрического тока одного транзистора равна силе электрического тока всех других транзисторов в этом ярусном включении, а эквивалентная сила электрического тока по существу равна силе электрического тока одного транзистора. И этот ток замыкается на внешнюю нагрузку. Если бы удалось получить, что сила электрического тока нагрузки равнялась сумме силы электрических токов двух или более транзисторов, то это повысило бы нагрузочную способность логического элемента.

Наиболее близким по технической сущности является выбранный в качестве прототипа логически элемент ИЛИ-НЕ на полевых транзисторах [Шило В.Л. Популярные цифровые микросхемы. – М.: Радио и связь, 1989, стр. 203, рис. 2.10, а], содержащий четыре полевых транзистора: два транзистора с индуцированными каналами p-типа и два транзистора с индуцированными каналами n-типа, а также источник постоянного напряжения.

Недостаток его заключается в том, что у него малая нагрузочная способность, так сила электрического тока внешней нагрузки в итоге (в эквиваленте) определяется силой электрического тока только одного транзистора. Электрический ток внешней нагрузки здесь определяется транзисторами с индуцированными каналами p-типа, а эти два транзистора включены между собой последовательно, поэтому сила тока нагрузки по существу определяется силой тока одного транзистора. Если бы удалось получить, что сила электрического тока нагрузки равнялась сумме силы токов двух транзисторов, то это повысило бы нагрузочную способность логического элемента.

Задача, на решение которой направлены изобретения, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах.

Это достигается тем, что в триггерный логический элемент ИЛИ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно соединенные два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых заземлены, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента ИЛИ, также имеется третий полевой транзистор, но с индуцированным p-каналом, подложка которого соединена с его истоком, введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов, последовательно между собой включены первый дополнительный резистор, дополнительный транзистор и второй дополнительный резистор, свободный вывод первого дополнительного резистора подключен к выходу источника питающего постоянного напряжения, общий вывод первого дополнительного резистора и стока дополнительного транзистора соединен со стоками первого и второго полевых транзисторов, а подложка дополнительного транзистора соединена с общим выводом истока этого транзистора и второго дополнительного резистора, также последовательно между собой включены третий дополнительный резистор, третий полевой транзистор и четвертый дополнительный резистор, свободный вывод третьего дополнительного резистора подключен к общему выводу первого дополнительного резистора и выхода источника питающего постоянного напряжения, затвор третьего полевого транзистора соединен с общим выводом первого дополнительного резистора и стоков первого, второго и дополнительного полевых транзисторов, общий вывод стока третьего полевого транзистора и четвертого дополнительного резистора соединен с затвором дополнительного транзистора, пятый дополнительный резистор включен между «землей» и общим выводом, третьего дополнительного резистора, истока и подложки третьего полевого транзистора, выход логического элемента относительно «земли» образует общий вывод второго и четвертого дополнительных резисторов.

Сущность изобретения поясняется чертежом (фиг. 1) – где изображена схема цепи.

В триггерном логическом элемента ИЛИ на полевых транзисторах общая шина (вывод отрицательной полярности) источника 1 питающего постоянного напряжения заземлена. Между собой параллельно включены полевые транзисторы 2, 3 с индуцированными каналами n-типа. Истоки обоих полевых транзисторов и их подложки заземлены, а выводы затворов образуют первый x1 и второй x2 входы относительно «земли» логического элемента ИЛИ. Между собой последовательно включены резистор 4, полевой транзистор 5 с индуцированным каналом n-типа и резистор 6. Свободный вывод резистора 4 подсоединен к выводу источника 1 питающего постоянного напряжения. Общий вывод резистора 4 и стока полевого транзистора 5 подключен к стокам транзисторов 2 и 3. А подложка транзистора 5 – к общему выводу истока этого транзистора и резистора 6. Также последовательно между собой включены резистор 7, полевой транзистор 8 с индуцированным каналом p-типа и резистор 9. Свободный вывод резистора 7 подключен к общему выводу резистора 4 и выходу источника 1 питающего постоянного напряжения. Общий вывод резистора 7 и истока транзистора 8 подсоединен к подложке этого транзистора. Затвор транзистора 8 подключен к общему выводу резистора 4 и стоков транзисторов 2, 3 и 5. Общий вывод стока транзистора 8 и резистора 9 соединен затвором транзистора 5. Свободный вывод резистора 9 подключен к свободному выводу резистора 6 и их общий вывод образует выход относительно «земли» логического элемента ИЛИ. Резистор 10 включен между «землей» и общим выводом резистора 7, истока и подложки полевого транзистора 8. Для наглядности на фиг. 1 показано подключение внешней нагрузки Rн. Часть схемы на транзисторах 5, 8 и резисторах 4, 6, 7 и 9 является триггером на полевых транзисторах противоположного типа проводимости.

Триггерный логический элемент ИЛИ на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы с низким и высоким уровнем напряжения. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля (ближе к нулю), высокий уровень – уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт). Работа двухвходового логического элемента ИЛИ отображается известной таблицей (фиг. 2), где N – номер строки по порядку, x1 и x2 – условное отображение входных сигналов и y – уловное отображение выходного сигнала.

Первая строка фиг. 2 соответствует тому, что на двух входах x1, x2 имеется уровень логического нуля (низкий уровень напряжения). Он не превышает пороговое напряжение и полевого транзистора 2, и транзистора 3, они не проводят электрический ток (закрыты) и не влияют на состояние триггера на транзисторах 5, 8 противоположного типа проводимости. Первое (условно) состояние этого триггера соответствует закрытому состоянию обоих транзисторов и нулевым значениям силы электрического тока через резисторы 4, 6, 7 и 9. Такой ток определяет нулевые значения напряжения в том числе на резисторах 4 и 9. Эти напряжения приложены к затворам транзисторов 5 и 8, меньше по абсолютной величине пороговых напряжений этих транзисторов и поддерживают их в закрытом состоянии. Во втором (условно) состоянии транзисторы 5, 8 триггера открыты, их электрические токи создают в том числе на резисторах 4, 9 значения напряжений по абсолютной величине превышающие пороговые напряжения транзисторов и тем самым поддерживают их в открытом состоянии. Обсуждаемый триггер переходит из первого состояния во второе и наоборот, если значения управляющих напряжений превысят пороговое напряжение триггера на транзисторах 5 и 8. Значение сопротивления резистора 10 может обеспечить с запасом на резисторе 7 значение напряжения превышающее пороговое напряжение триггера и обеспечивать его первое состояние. Тогда транзисторы 5 и 8 закрыты, что обеспечивает на выходе логического элемента ИЛИ и на внешней нагрузке Rн уровень логического нуля (низкий уровень напряжения).

В соответствии со 2, 3 и 4 строками фиг. 2 на один из входов или на оба входа x1, x2 поступает высокий уровень напряжения. Он обеспечивает в одном или обоих транзисторах 2, 3 повышенную силу электрического тока, которая создает на резисторе 4 повышенное значение напряжения, превышающее порог срабатывания триггера на транзисторах 5, 8, с учетом напряжения на резисторе 7, и переводит его во второе состояние. Тогда электрические токи транзисторов 5 и 8 создают на выходе логического элемента ИЛИ и на его внешней нагрузке Rн напряжение уровня логической единицы (высокий уровень напряжения).

Таким образом, в триггерном логическом элементе ИЛИ на полевых транзисторах сила электрического тока внешней нагрузки равна сумме силы токов не одного, а двух транзисторов, что повышает его нагрузочную способность. А в прототипе сила электрического тока в нагрузке определяется только одним транзистором.

Триггерный логический элемент ИЛИ на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, параллельно соединенные два полевых транзистора с индуцированными каналами n-типа, истоки и подложки которых заземлены, а выводы затворов образуют первый и второй входы относительно «земли» логического элемента ИЛИ, также имеется третий полевой транзистор, но с индуцированным p-каналом, подложка которого соединена с его истоком, отличающийся тем, что в него введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов, последовательно между собой включены первый дополнительный резистор, дополнительный транзистор и второй дополнительный резистор, свободный вывод первого дополнительного резистора подключен к выходу источника питающего постоянного напряжения, общий вывод первого дополнительного резистора и стока дополнительного транзистора соединен со стоками первого и второго полевых транзисторов, а подложка дополнительного транзистора соединена с общим выводом истока этого транзистора и второго дополнительного резистора, также последовательно между собой включены третий дополнительный резистор, третий полевой транзистор и четвертый дополнительный резистор, свободный вывод третьего дополнительного резистора подключен к общему выводу первого дополнительного резистора и выхода источника питающего постоянного напряжения, затвор третьего полевого транзистора соединен с общим выводом первого дополнительного резистора и стоков первого, второго и дополнительного полевых транзисторов, общий вывод стока третьего полевого транзистора и четвертого дополнительного резистора соединен с затвором дополнительного транзистора, пятый дополнительный резистор включен между «землей» и общим выводом третьего дополнительного резистора, истока и подложки третьего полевого транзистора, выход логического элемента относительно «земли» образует общий вывод второго и четвертого дополнительных резисторов.



 

Похожие патенты:

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного асинхронного D-триггера.

Изобретение относится к области вычислительной техники и цифровой автоматики. Техническим результатом является упрощение устройства за счет сокращения числа межмодульных связей.

Изобретение относится к цифровым логическим схемам и, в частности, к конструкциям схем, работающим по принципу домино. .

Изобретение относится к вычислительной технике и может использоваться в МДП интегральных схемах для арифметических и логических устройств. .

Изобретение относится к цифровой вычислительной технике и может быть использовано в МДП интегральных схемах в качестве устройства логической обработки многоразрядных двоичных данных.

Изобретение относится к устройствам цифровой вычислительной техники. .

Изобретение относится к области вычислительной техники и может быть использовано в сверхбольших интегральных схемах в качестве элементной базы устройств каскадной логики и конвейерной обработки данных, в частности при реализации арифметических и логических устройств.

Изобретение относится к импульсной технике и может быть использовано в устройствах автоматики,телемеханики, вычислительной техники и техники связи в синхронизаторах для коррекции фазы процесса путем добавления в корректируемую последовательность, характеризуемую высокими требованиями к положению переднего фронта импульсов, дополнительных импульсных сигналов.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Изобретение относится к области микроэлектроники. Технический результат: создание составного транзистора на комплементарных транзисторах, который по своим стоко-затворным характеристикам подобен КМОП полевому транзистору, т.е.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Изобретение относится к импульсной технике. Технический результат: увеличение величины и мощности импульса тока в нагрузке путём увеличения доли энергии, передаваемой в нагрузку.

Изобретение относится к импульсной технике. Технический результат - обеспечение выбора из n синхронизированных по переднему фронту положительных импульсных сигналов x1,…,xn∈{0,1}, имеющих длительности τ1,…,τn соответственно, сигнала xi, длительность τi которого является (n-2)-й по величине после минимальной среди длительностей τ1,…,tn, где n=6.

Изобретение относится к импульсной технике. Технический результат – обеспечение воспроизведения операции med(τ1, …, τ7), где τ1, …, τ7 есть длительности семи положительных импульсных сигналов х1, …, х7 ∈ {0,l}, синхронизированных по переднему фронту.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ на полевых транзисторах.

Изобретение относится к селекции импульсов. Технический результат – обеспечение выбора из шести синхронизированных импульсных сигналов.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих высоковольтных преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания.

Изобретение относится к селекции импульсов. Технический результат - уменьшение аппаратурных затрат.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Изобретение относится к цифровой схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах. Для этого предложен триггерный логический элемент ИЛИ на полевых транзисторах, который содержит четыре полевых транзистора, пять резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены пять дополнительных резисторов и дополнительный полевой транзистор с индуцированным каналом n-типа, а также изменено включение элементов. 2 ил.

Наверх