Триггерный логический элемент или

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом является повышение нагрузочной способности триггерного логического элемента ИЛИ. Устройство содержит пять транзисторов n-p-n типа, транзистор p-n-p типа, семь резисторов и источник питающего постоянного напряжения. 2 ил.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Известен логический элемент ИЛИ [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. – М.: Высшая школа, 2004, стр. 605 рис. 8.12, а, б] содержащий шесть транзисторов, семь резисторов, два диода и два источника постоянного напряжения. Схема элемента имеет два выхода, один из них соответствует реализации логической операции ИЛИ, другой – логической операции ИЛИ-НЕ.

Недостаток его заключается в том, что у него малая нагрузочная способность. Электрический ток только одного из имеющихся транзисторов формирует электрический ток внешней нагрузки. Если бы удалось увеличить число транзисторов, формирующих ток нагрузки из общего числа имеющихся транзисторов, то это бы привело к увеличению максимальной силы электрического тока внешней нагрузки логического элемента и в результате к повышению нагрузочной способности.

Наиболее близким по технической сущности и достигаемому результату является выбранный в качестве прототипа логический элемент ИЛИ [Манаев Е.И. Основы радиоэлектроники. – М.: Радио и связь, 1985, стр. 342, рис. 14.23], содержащий шесть транзисторов, пять резисторов и два источника постоянного напряжения.

Недостаток его заключается в малой нагрузочной способности. Электрический ток только одного из шести транзисторов формирует ток внешней нагрузки. Если бы удалось в общем количестве имеющихся транзисторов увеличить число транзисторов, формирующих электрический ток внешней нагрузки, то это бы привело к увеличению максимальной силы электрического тока нагрузки логического элемента и в результате к повышению нагрузочной способности.

Задача, на решение которой направлено изобретение, состоит в повышении нагрузочной способности триггерного логического элемента ИЛИ.

Это достигается тем, что в триггерном логическом элементе ИЛИ, содержащем параллельно включенные первый и второй n-p-n транзисторы, выводы баз которых образуют два входа логического элемента ИЛИ относительно «земли», общий вывод эмиттеров этих двух транзисторов соединен с первым резистором, свободный вывод которого соединен с общей шиной, общий вывод двух коллекторов соединен с общим выводом коллектора третьего n-p-n транзистора и второго резистора, свободный вывод которого подключен к плюсовому выводу источника питающего постоянного напряжения, база четвертого транзистора соединена с третьим резистором, свободный вывод которого соединен с общим выводом второго резистора и плюсового вывода источника питающего напряжения, также имеются пятый тоже n-p-n транзистор, четвертый и пятый резисторы, отличающийся тем, что изменено включение элементов и введены дополнительный p-n-p транзистор, а также дополнительные два резистора, коллектор пятого транзистора соединен с общим выводом третьего резистора и базы четвертого транзистора, а эмиттер соединен с общей шиной, четвертый резистор включен между эмиттером третьего транзистора и коллектором четвертого транзистора, пятый резистор включен между базой третьего транзистора и общим выводом четвертого резистора и коллектора четвертого транзистора, коллектор дополнительного транзистора соединен с общим выводом пятого резистора и базы третьего транзистора, база этого дополнительного транзистора – с общим выводом второго резистора и коллекторов первого, второго и третьего транзисторов, первый и второй дополнительные резисторы между собой включены последовательно, их общий вывод подключен к эмиттеру дополнительного транзистора, свободный вывод первого дополнительного резистора соединен с общим выводом второго и третьего резисторов, а также плюсового вывода источника питающего постоянного напряжения, а свободный вывод второго дополнительного резистора соединен с общей шиной, выход логического элемента относительно «земли» образуют общий вывод коллектора четвертого транзистора, четвертого и пятого резисторов, а общая шина заземлена.

Сущность изобретения поясняется чертежом (фиг. 1)., на фиг. 2- таблица, отображающая Работу двухвходового логического элемента ИЛИ

В триггерном логическом элементе ИЛИ общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена, а выход его соединен с одним из выводов резистора 2. Последовательно с этим резистором включены последовательно соединенные транзистор 3 (n-p-n) и резистор 4, свободный вывод которого заземлен. Вывод базы транзистора 3 образует относительно «земли» первый вход x1 логического элемента. Коллектор транзистора 5 (n-p-n) соединен с общим выводом резистора 2 и коллектора транзистора 3, эмиттер – с общим выводом резистора 4 эмиттера транзистора 3. Вывод базы транзистора 5 является относительно «земли» вторым входом x2 логического элемента. Последовательно между собой включены резистор 6 и транзистор 7 (n-p-n). Свободный вывод резистора соединен с общим выводом резистора 2 и выхода источника 1 питающего постоянного напряжения, а вывод эмиттера транзистора 7 заземлен. База последнего подключена к общему выводу эмиттеров транзисторов 3 и 5, а также резистора 4. Последовательно включены транзистор 8 (n-p-n), резистор 9 и транзистор 10 (n-p-n). Коллектор транзистора 8 соединен с общим выводом резистора 2 и коллекторов транзисторов 3 и 5, а эмиттер транзистора 10 заземлен. База последнего подключена к общему выводу резистора 6 и коллектора транзистора 7. И наконец, тоже последовательно включены резистор 11, транзистор 12 (p-n-p) и резистор 13, свободный вывод которого подключен к общему выводу резистора 9 и коллектора транзистора 10. Свободный вывод резистора 11 соединен с общим выводом резисторов 2,6 и выхода источника 1 питающего постоянного напряжения. Общий вывод резистора 13 и коллектора транзистора 12 соединен с базой транзистора 8. Резистор 14 включен между «землей» и общим выводом резистора 11 и эмиттера транзистора 12. Выход логического элемента относительно «земли» образует общий вывод коллектора транзистора 10, резисторов 9 и 13. На фигуре 1 часть схемы на транзисторах 8, 12, резисторах 2,9,11 и 13 является триггером на транзисторах противоположного типа проводимости.

Триггерный логический элемент ИЛИ работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень – уровень логического нуля соответствует значениям напряжения в районе нуля (близкому к нулю), высокий уровень – уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырех вольт).

Работа двухвходового логического элемента ИЛИ отражается известной таблицей 1, где х1 и х2 – условное отображение входных сигналов, у – условное отображение выходного сигнала и N – номер строки по порядку. В соответствии со строками 1-3 таблицы на обоих или на одном из входов х1, х2 имеется высокий уровень напряжения, который обеспечивает повышенный уровень значений силы электрического тока через оба или один из транзисторов 3,5 и соответственно повышенное напряжение на резисторе 2. Минусом оно приложено к базе p-n-p транзистора 12. Электрический ток через резисторы 11 и 14 создает на резисторе 11 падение напряжения, плюсом приложенное к эмиттеру транзистора 12. По абсолютной величине значение на резисторе 2 больше суммы напряжения на резисторах 11 и порогового напряжения транзистора 12. В итоге транзистор 12 открыт, его электрический ток создает на резисторе 13 напряжение, которое плюсом приложено к базе (n-p-n) транзистора 8, по значению превышает его пороговое напряжение и поддерживает этот транзистор тоже в открытом состоянии. Электрические токи транзисторов 8 и 12 замыкаются на внешнюю нагрузку и создают на ней повышенное значение напряжения – уровень логической единицы. При этом транзистор 10 закрыт. Причина этого в том, что электрический ток одного или обоих транзисторов 3, 5 создает на резисторе 4 падение напряжения, плюсом приложенное к базе (n-p-n) транзистора 7, больше его порогового напряжения и поддерживает на коллекторе транзистора 7 малое значение напряжения, не превышающее пороговое напряжение транзистора 10.

В соответствии с 4-й строкой таблицы 1 на обоих входах х1 и х2 имеется низкий уровень напряжения (уровень логического нуля), транзисторы 3 и 5 закрыты и их электрические токи не замыкаются через резистор 2. Напряжение на резисторе 11 плюсом приложено к базе транзистора 12 и переводит этот транзистор в закрытое состояние. Тогда нулевое или близкое к нулю напряжение на резисторе 13 переводит транзистор 8 тоже в закрытое состояние. В итоге на внешней нагрузке низкий уровень напряжения, уровень логического нуля. Нулевые значения силы электрического тока транзисторов 3 и 5 обеспечивают закрытое состояние транзистора 7, электрический ток через резистор 6 замыкается на базу транзистора 10 и переводит его в открытое состояние. Через этот открытый транзистор может разряжаться эквивалентная паразитная емкость (выходная емкость логического элемента ИЛИ и входная емкость нагрузки), время разряда уменьшается и не ухудшается быстродействие схемы.

Таким образом, в триггерном логическом элементе ИЛИ сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов 8 и 12, т.е. двух из имеющихся шести транзисторов, что повышает нагрузочную способность этого логического элемента. В прототипе электрический ток нагрузки формирует только один из имеющихся транзисторов.

Триггерный логический элемент ИЛИ, содержащий параллельно включенные первый и второй n-p-n транзисторы, выводы баз которых образуют два входа логического элемента ИЛИ относительно «земли», общий вывод эмиттеров этих двух транзисторов соединен с первым резистором, свободный вывод которого соединен с общей шиной, общий вывод двух коллекторов соединен с общим выводом коллектора третьего n-p-n транзистора и второго резистора, свободный вывод которого подключен к плюсовому выводу источника питающего постоянного напряжения, база четвертого n-p-n транзистора соединена с третьим резистором, свободный вывод которого соединен с общим выводом второго резистора и плюсового вывода источника питающего напряжения, также имеются пятый тоже n-p-n транзистор, четвертый и пятый резисторы, отличающийся тем, что изменено включение элементов и введены дополнительный p-n-p транзистор, а также дополнительные два резистора, коллектор пятого транзистора соединен с общим выводом третьего резистора и базы четвертого транзистора, а эмиттер соединен с общей шиной, четвертый резистор включен между эмиттером третьего транзистора и коллектором четвертого транзистора, пятый резистор включен между базой третьего транзистора и общим выводом четвертого резистора и коллектора четвертого транзистора, коллектор дополнительного транзистора соединен с общим выводом пятого резистора и базы третьего транзистора, база этого дополнительного транзистора – с общим выводом второго резистора и коллекторов первого, второго и третьего транзисторов, первый и второй дополнительные резисторы между собой включены последовательно, их общий вывод подключен к эмиттеру дополнительного транзистора, свободный вывод первого дополнительного резистора соединен с общим выводом второго и третьего резисторов, а также плюсового вывода источника питающего постоянного напряжения, а свободный вывод второго дополнительного резистора соединен с общей шиной, выход логического элемента относительно «земли» образуют общий вывод коллектора четвертого транзистора, четвертого и пятого резисторов, а общая шина заземлена.



 

Похожие патенты:

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Изобретение относится к области вычислительной техники. Технический результат заключается в обеспечении возможности реализации пороговой функции с порогом два и пороговой функции с порогом три, зависящих от пяти аргументов.

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления. Техническим результатом является обеспечение формирования признаков соотношений X>Y и X=Y.

Изобретение относится к области обработки данных и позволяет обеспечить непрерывный контроль работоспособности систем электроснабжения автономных объектов. Адаптивная система электроснабжения автономного объекта содержит датчики состояния объекта 1j (j=1, … n), первые элементы И 2j (j=1, … n), вторые элементы И 3j (j=1, …n), третьи элементы И 4j (j=1, … n), первый элемент ИЛИ 5, второй элемент ИЛИ 6, третий элемент ИЛИ 7, первый счетчик 8, второй счетчик 9, третий счетчик 10, первый блок умножения 11, второй блок умножения 12, третий блок умножения 13, первый регистр 14, второй регистр 15, третий регистр 16, сумматор 17, первую схему сравнения 18, четвертый регистр 19, генератор тактовых импульсов 20, пятый регистр 21, четвертый элемент И 22, вторую схему сравнения 23, четвертый элемент ИЛИ 24, четвертый счетчик 25, дешифратор 26, первый элемент задержки 27, второй элемент задержки 28, третий элемент задержки 29.

Группа изобретений относится к устройствам отображения и раскрывает схему управления затвором и регистр сдвига. Техническим результатом является реализация схемы управления приводом затвора в соответствии с технологией CMOS и снижение потребляемой мощности.

Изобретение относится к области вычислительной техники. Технический результат заключается в повышении надежности работы устройства для моделирования процесса выбора товара.

Изобретение относится к области технологий для жидкокристаллических дисплеев. Технический результат заключается в обеспечении использования одного типа устройств тонкопленочных транзисторов за счет использования схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора.

Изобретение относится к микро- и наноэлектронике, а именно к полупроводниковым прибором, в частности к конструкции логического вентиля, реализующего операцию конъюнкции, и может быть использовано при создании цифровых интегральных схем с элементами субмикронных и нанометровых размеров.

Изобретение относится к цифровой схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: повышение нагрузочной способности триггерного логического элемента НЕ на полевых транзисторах.

Изобретение относится к области вычислительной техники. Технический результат заключается в повышении помехоустойчивости логического элемента при воздействии одиночных ядерных частиц.

Изобретение относится к области микроэлектроники. Техническим результатом изобретения является создание симметричного мультиплексора на комплементарных металл-окисел-полупроводник (КМОП) транзисторах, имеющего два сигнальных входа, один вход управления, один выход и выполненного в виде элемента библиотеки стандартных цифровых элементов (СЦЭ), с более высоким качеством коммутации сигналов, за счет более высокой степени идентичности задержек распространения сигналов от сигнальных входов до выхода, вследствие симметрии топологических слоев, которая обеспечивает идентичность паразитных емкостей и сопротивлений и их нахождение в одинаковых электрических режимах; вследствие установки на управляющем входе мультиплексора дополнительных буферных каскадов, с целью обеспечения независимости задержек распространения сигналов от параметров драйвера управляющего входа; а также вследствие увеличения размеров транзисторов, с целью уменьшения влияния локальных внутрикристальных вариаций на идентичность задержек распространения сигналов.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Технический результат: упрощение триггерного асинхронного D-триггера.

Использование: для создания сверхбольшой логической матрицы с энергонезависимой памятью и высокой степенью интеграции элементов. Сущность изобретения заключается в том, что многослойная логическая матрица на основе мемристорной коммутационной ячейки, представляющая собой электронное интегральное устройство на основе логических элементов ИЛИ-НЕ, в котором архитектура электрических цепей является трехмерной, а само устройство образовано перпендикулярно ориентированными пластами, коммутируемыми через мемристивные кроссбары, и состоит из ячеек с последовательно формируемыми слоями: монокристаллического кремния со сквозными проводниками по технологии монолитной 3D интеграции; слоем планарных КМОП инверторов, каждый из которых образован двумя комплементарными полевыми транзисторами с объединенными затворами - входом инвертора, объединенными стоками - выходом инвертора и подключенными к соответствующим шинам питания истокам; слоем сигнальных проводников; мемристивным слоем; слоем с диодами Зенера, причем соединенные последовательно с диодами Зенера мемристоры находятся в перекрестиях выходов КМОП инверторов и сигнальных проводников нижележащего пласта.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания.

Изобретение относится к области вычислительной техники и может быть использовано при согласовании схем, имеющих различные уровни напряжений источников питания и внутренних сигналов.

Изобретение относится к области технологий для жидкокристаллических дисплеев. Технический результат заключается в обеспечении использования одного типа устройств тонкопленочных транзисторов за счет использования схемы возбуждения сканирования для оксидного полупроводникового тонкопленочного транзистора.

Изобретение относится к вычислительной технике и может быть использовано для построения быстродействующих преобразователей уровня напряжения, в том числе при сопряжении элементов электронных систем с несколькими источниками питания.

Изобретение относится к области цифровой схемотехники, автоматики и промышленной электроники и может быть использовано в блоках вычислительной техники, сумматорах, арифметико-логических устройствах.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в блоках вычислительной техники, построенных на логических элементах. Техническим результатом является повышение нагрузочной способности триггерного логического элемента ИЛИ. Устройство содержит пять транзисторов n-p-n типа, транзистор p-n-p типа, семь резисторов и источник питающего постоянного напряжения. 2 ил.

Наверх