Пороговый модуль

Изобретение предназначено для реализации пороговой функции с единичными весами аргументов и порогом n-2, зависящей от n аргументов - входных двоичных сигналов, и может быть использовано в системах цифровой вычислительной техники как восстанавливающий орган. Техническим результатом изобретения является обеспечение реализации пороговой функции с единичными весами аргументов и порогом n-2, зависящей от n аргументов - входных двоичных сигналов, где n=6, при сохранении элементного базиса прототипа. Для этого предложен пороговый модуль, который содержит семь элементов ИЛИ (11, …, 17) и семь элементов И (21, …, 27). 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны пороговые модули (см., например, патент РФ 2580801, кл. H03K 19/23, 2016 г.), которые реализуют пороговую функцию с единичными весами аргументов и порогом n-2, зависящую от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных пороговых модулей, относятся наличие в их аппаратурном составе мажоритарных элементов и ограниченные функциональные возможности, обусловленные тем, что не выполняется реализация пороговой функции с единичными весами аргументов и порогом n-2, зависящей от n аргументов - входных двоичных сигналов, при n=6.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип пороговый модуль (патент РФ 52287, кл. H03K 19/23, 2006 г.), который содержит элементы И, элементы ИЛИ и реализует пороговую функцию с единичными весами аргументов и порогом n-2, зависящую от n аргументов - входных двоичных сигналов, при n=5.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не допускается обработка шести входных сигналов.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации пороговой функции с единичными весами аргументов и порогом n-2, зависящей от n аргументов - входных двоичных сигналов, где n=6, при сохранении элементного базиса прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в пороговом модуле, содержащем пять элементов ИЛИ и шесть элементов И, особенность заключается в том, что в него дополнительно введены два элемента ИЛИ и элемент И, причем первый, второй входы пятого и первый, второй входы j-го элементов И соединены соответственно с выходами второго, третьего и первым, вторым входами j-го элементов ИЛИ, вторые входы четвертого, шестого и первый, второй входы первого элементов И подключены соответственно к выходам пятого, четвертого и второго, третьего элементов И, первые входы пятого, седьмого элементов ИЛИ и первые входы четвертого, шестого элементов И соединены соответственно с выходами первого, шестого элементов И и выходами первого, пятого элементов ИЛИ, первый, второй, третий входы седьмого и выход четвертого элементов И подключены соответственно к выходам шестого, четвертого, седьмого и второму входу шестого элементов ИЛИ, а первый, второй входы второго, первый, второй входы третьего элементов И и объединенные второй вход пятого, первый вход шестого элементов ИЛИ соединены соответственно с первым, вторым, третьим, четвертым и пятым входами порогового модуля, шестой вход и выход которого подключены соответственно к второму входу седьмого элемента ИЛИ и выходу седьмого элемента И.

На чертеже представлена схема предлагаемого порогового модуля.

Пороговый модуль содержит элементы ИЛИ 11, …, 17 и элементы И 21, …, 27, причем первый, второй входы элемента 25 и первый, второй входы элемента 2j соединены соответственно с выходами элементов 12, 13 и первым, вторым входами элемента 1j, вторые входы элементов 24, 26 и первый, второй входы элемента 21 подключены соответственно к выходам элементов 25, 24 и 22, 23, первые входы элементов 15, 17 и 24, 26 соединены соответственно с выходами элементов 21, 26 и 11, 15, первый, второй, третий входы элемента 27 и выход элемента 24 подключены соответственно к выходам элементов 16, 14, 17 и второму входу элемента 16, а первый, второй входы элемента 22, первый, второй входы элемента 23 и объединенные второй вход элемента 15, первый вход элемента 16 соединены соответственно с первым, вторым, третьим, четвертым и пятым входами порогового модуля, шестой вход и выход которого подключены соответственно к второму входу элемента 17 и выходу элемента 27.

Работа предлагаемого порогового модуля осуществляется следующим образом. На его первый, …, шестой входы подаются соответственно двоичные сигналы х1, …, х6 ∈ {0,l}. На выходе предлагаемого модуля получим

где ∨, ⋅ есть символы операций ИЛИ, И; есть пороговая функция с единичными весами аргументов х1, …, х6 и порогом 4.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый пороговый модуль построен в элементном базисе прототипа и обладает более широкими по сравнению с прототипом функциональными возможностями, так как реализует пороговую функцию с единичными весами аргументов и порогом n-2, зависящую от n аргументов - входных двоичных сигналов, при n=6.

Пороговый модуль, содержащий пять элементов ИЛИ и шесть элементов И, отличающийся тем, что в него дополнительно введены два элемента ИЛИ и элемент И, причем первый, второй входы пятого и первый, второй входы j-го элементов И соединены соответственно с выходами второго, третьего и первым, вторым входами j-го элементов ИЛИ, вторые входы четвертого, шестого и первый, второй входы первого элементов И подключены соответственно к выходам пятого, четвертого и второго, третьего элементов И, первые входы пятого, седьмого элементов ИЛИ и первые входы четвертого, шестого элементов И соединены соответственно с выходами первого, шестого элементов И и выходами первого, пятого элементов ИЛИ, первый, второй, третий входы седьмого и выход четвертого элементов И подключены соответственно к выходам шестого, четвертого, седьмого и второму входу шестого элементов ИЛИ, а первый, второй входы второго, первый, второй входы третьего элементов И и объединенные второй вход пятого, первый вход шестого элементов ИЛИ соединены соответственно с первым, вторым, третьим, четвертым и пятым входами порогового модуля, шестой вход и выход которого подключены соответственно к второму входу седьмого элемента ИЛИ и выходу седьмого элемента И.



 

Похожие патенты:

Изобретение относится к автоматике и вычислительной техники. Технический результат заключается в обеспечении идентификации часто сбоящего или вышедшего из строя канала при реализации им мажоритарной функции в адаптивных вычислительных системах.

Изобретение относится к вычислительной технике. Технический результат заключается в обеспечении реализации с помощью константной настройки любой из простых симметричных булевых функций.

Изобретение относится к вычислительной технике. Технический результат заключается в упрощении схемы мажоритарного модуля при сохранении функциональных возможностей прототипа и количества типов логических элементов его аппаратурного состава.

Изобретение относится к вычислительной технике. Технический результат заключается в расширении функциональных возможностей за счет обеспечения реализации с помощью константой настройки любой из простых симметричных булевых функций τ1, τ2, τn-1, τn, зависящих от n аргументов - входных двоичных сигналов, при n=6.

Изобретение относится к области вычислительной техники. Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения реализации любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5, выполняемой с помощью двух сигналов константной настройки.

Изобретение относится к области вычислительной технике. Технический результат заключается в уменьшении аппаратных затрат при сохранении функциональных возможностей прототипа логического преобразователя.

Изобретение относится к вычислительной технике и может быть использовано как средство арифметической обработки дискретной информации. Техническим результатом является обеспечение формирования двоичного кода разности трех двоичных чисел, задаваемых двоичными сигналами, и формирования бита, определяющего ее знак, а также уменьшение схемной сложности устройства.

Изобретение относится к вычислительной технике и может быть использовано в системах цифровой вычислительной техники как средство преобразования кодов. Техническим результатом является реализация любой из простых симметричных булевых функций τ0,5×(n+1)-1, τ0,5×(n+1), τ0,5×(n+1)+1, зависящих от n аргументов - входных двоичных сигналов, при n=5.

Изобретение относится к вычислительной техники. Технический результат заключается в расширении арсенала средств того же назначения.

Изобретение относится к области цифровой вычислительной техники. Технический результат заключается в упрощении схемы логического преобразователя за счет уменьшения ее цены по Квайну при сохранении функциональных возможностей прототипа.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике и может быть использовано в блоках вычислительной техники, содержащих сумматоры чисел.

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в быстродействующих аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков.

Предлагаемое изобретение относится к импульсной технике и приборостроению. Техническим результатом изобретения является уменьшение потерь на переключение силовых транзисторов с изолированным затвором, а также повышение качества импульсов.

Изобретение относится к цифровой схемотехнике. Технический результат: повышение нагрузочной способности триггерного логического элемента ИЛИ на полевых транзисторах.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Изобретение относится к области микроэлектроники. Технический результат: создание составного транзистора на комплементарных транзисторах, который по своим стоко-затворным характеристикам подобен КМОП полевому транзистору, т.е.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть использовано в блоках вычислительной техники, построенных на логических элементах.

Изобретение относится к импульсной технике. Технический результат: увеличение величины и мощности импульса тока в нагрузке путём увеличения доли энергии, передаваемой в нагрузку.

Изобретение относится к импульсной технике. Технический результат - обеспечение выбора из n синхронизированных по переднему фронту положительных импульсных сигналов x1,…,xn∈{0,1}, имеющих длительности τ1,…,τn соответственно, сигнала xi, длительность τi которого является (n-2)-й по величине после минимальной среди длительностей τ1,…,tn, где n=6.

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров.
Наверх