Логический модуль

Изобретение относится к вычислительной технике. Техническим результатом изобретения является упрощение схемы логического модуля. Логический модуль предназначен для параллельной реализации шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический модуль содержит восемь элементов И (11, …, 18), восемь элементов ИЛИ (21, …, 28), причем первый, второй входы i-го и r-й вход j-го элементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом (j-5)-го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента. 1 ил.

 

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.

Известны логические модули (см., например, патент РФ 2630394, кл. G06F 7/00, 2017 г.), которые выполняют параллельную реализацию пяти простых симметричных булевых функций, зависящих от пяти аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных логических модулей, относятся ограниченные функциональные возможности и схемная сложность, обусловленные соответственно тем, что не выполняется параллельная реализация шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, и глубина схемы, в частности, упомянутого аналога равна 5.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип логический модуль (патент РФ 2630391, кл. G06F 7/57, 2017 г.), который содержит мажоритарные элементы и выполняет параллельную реализацию шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относится схемная сложность, обусловленная тем, что цена по Квайну схемы прототипа равна 60 и его схемная глубина равна 5.

Техническим результатом изобретения является упрощение схемы логического модуля за счет уменьшения ее цены по Квайну и глубины при сохранении функциональных возможностей прототипа.

Указанный технический результат при осуществлении изобретения достигается тем, что в логическом модуле, содержащем два мажоритарных элемента, особенность заключается в том, что в него дополнительно введены восемь элементов ИЛИ и восемь элементов И, причем первый, второй входы i-го и r-й вход j-го элементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом (j-5)-го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента, первый, второй входы восьмого элемента ИЛИ и первый, второй входы восьмого элемента И соединены соответственно с выходами четвертого, шестого элементов И и выходами седьмого, пятого элементов ИЛИ, а выход и первый, второй входы r-го элемента ИЛИ подключены соответственно к r-му входу шестого элемента ИЛИ и (2×r-1)-му, (2×r)-му входам логического модуля, первый, второй, третий и четвертый, пятый, шестой выходы которого соединены соответственно с выходами шестого, четвертого, восьмого элементов ИЛИ и выходами восьмого, пятого, седьмого элементов И.

На чертеже представлена схема предлагаемого логического модуля. Логический модуль содержит элементы И 11, …, 18, элементы ИЛИ 21, …, 28 и мажоритарные элементы 31, 32, причем первый, второй входы элемента 2i и r-й вход элемента 2j соединены соответственно с первым, вторым входами элемента 1i и r-ми входами элементов 3j-5, 1j, r-й вход элемента 27, первый, второй входы элемента 24 и первый, второй входы элемента 25 подключены соответственно к выходам элементов 1r, 31, 27 и 16, 32, первый, второй входы элемента 28 и первый, второй входы элемента 18 соединены соответственно с выходами элементов 14, 16 и 27, 25, а выход и первый, второй входы элемента 2r подключены соответственно к r-му входу элемента 26 и (2×r-1)-му, (2×r)-му входам логического модуля, первый, второй, третий и четвертый, пятый, шестой выходы которого соединены соответственно с выходами элементов 26, 24, 28 и 18, 15, 17.

Работа предлагаемого логического модуля осуществляется следующим образом. На его первый, …, шестой входы подаются соответственно двоичные сигналы х1, …, х6∈{0,1}. На выходе мажоритарного элемента 3m имеем где и #, ∨, ⋅ есть соответственно сигналы на первом, втором, третьем входах элемента 3m и символы операций Maj, ИЛИ, И. Таким образом, на выходах предлагаемого модуля получим

z11∨х2∨х3∨х4∨х5∨х61;

z2=((x1∨x2)#(x3∨x4)#(x5∨x6))∨x1x2∨x3x4∨x5x6=x1x2∨x1x3∨x1x4∨x1x5

∨x1x6∨x2x3∨x2x4∨x2x5∨x2x6∨x3x4∨x3x5∨x3x6∨x4x5∨x4x6∨x5x62;

z3=((x1∨x2)#(x3∨x4)#(x5∨x6))(x1x2∨x3x4∨x5x6)∨(x1∨x2)(x3∨x4)(x5∨x6)=

=x1x2x3∨x1x2x4∨x1x2x5∨x1x2x6∨x1x3x4∨x1x3x5∨x1x3x6∨x1x4x5

∨x1x4x6∨x1x5x6∨x2x3x4∨x2x3x5∨x2x3x6∨x2x4x5∨x2x4x6∨x2x5x6

∨x3x4x5∨x3x4x6∨x3x5x6∨х4х5х63;

z4=(x1x2∨x3x4∨x5x6)((x1∨x2)(x3∨x4)(x5∨x6)∨(x1x2#x3x4#x5x6))=

=x1x2x3x4∨x1x2x3x5∨x1x2x3x6∨x1x2x4x5∨x1x2x4x6∨x1x2x5x6

∨x1x3x4x5∨х1х3х4х6∨x1x3x5x6∨x1x4x5x6∨x2x3x4x5∨x2x3x4x6

∨x2x3x5x6∨x2x4x5x6∨x3x4x5x64;

z5=((x1∨x2)(x3∨x4)(x5∨x6)(x1x2#x3x4#x5x6)=x1x2x3x4x5∨x1x2x3x4x6

∨x1x2x3x5x6∨x1x2x4x5x6∨x1x3x4x5x6∨x2x3x4x5x65;

z6=x1x2x3x4x5x66,

где τ1, …, τ6 есть простые симметричные булевы функции шести аргументов x1, …, х6 (см. стр. 126 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974 г.).

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый логический модуль выполняет параллельную реализацию шести простых симметричных булевых функций, зависящих от шести аргументов -входных двоичных сигналов, при этом его схема проще чем у прототипа, поскольку ее цена по Квайну равна 42 и схемная глубина предлагаемого модуля равна 4.

Логический модуль, предназначенный для параллельной реализации шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, содержащий два мажоритарных элемента и отличающийся тем, что в него дополнительно введены восемь элементов ИЛИ и восемь элементов И, причем первый, второй входы i-го и r-й вход j-го элементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом (j-5)-го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента, первый, второй входы восьмого элемента ИЛИ и первый, второй входы восьмого элемента И соединены соответственно с выходами четвертого, шестого элементов И и выходами седьмого, пятого элементов ИЛИ, а выход и первый, второй входы r-го элемента ИЛИ подключены соответственно к r-му входу шестого элемента ИЛИ и (2×r-1)-му, (2×r)-му входам логического модуля, первый, второй, третий и четвертый, пятый, шестой выходы которого соединены соответственно с выходами шестого, четвертого, восьмого элементов ИЛИ и выходами восьмого, пятого, седьмого элементов И.



 

Похожие патенты:

Группа изобретений относится к вариантам выполнения системы управления открывающимися элементами транспортного средства и способу управления открывающимися элементами транспортного средства.

Изобретение относится к области цифровой вычислительной техники и предназначено для моделирования комбинаторных задач при проектировании вычислительных систем (ВС).

Изобретение относится к вычислительной технике. Технический результат заключается в повышении производительности за счет устранения длинной последовательности команд и сокращении числа команд, которые подлежат выполнению.

Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных, и может быть использовано для построения средств автоматики и функциональных узлов систем управления, а также для обработки результатов физических экспериментов.

Группа изобретений относится к системе осмотра воздушного летательного аппарата и способу определения о нем информации. Система содержит беспилотный летательный аппарат и опорную станцию.

Изобретение относится к области вычислительной техники, в частности к устройствам обработки данных, и может быть использовано для построения средств автоматики и функциональных узлов систем управления, а также для обработки результатов физических экспериментов.

Изобретение относится к области вычислительной техники. Техническим результатом является обеспечение поиска и оценки свойства множества объектов по социальным сетям.

Изобретение относится к вычислительной техники. Технический результат заключается в обеспечении переключения на режимы реализации им мажоритарной функции «4 и более из 7», «3 и более из 5» или «2 из 3» при функционировании адаптивных вычислительных систем.

Изобретение относится к техническим средствам информатики и вычислительной техники. Технический результат заключается в расширении арсенала средств.

Предлагаемое изобретение относится к области автоматики и управления (G05), вычислительной (G06) и измерительной (G01) техники и может быть реализовано в виде новой последовательности и структуры операций преобразования сигналов датчиков различных физических величин, предназначенных для работы в современных аналого-цифровых системах автоматического управления и контроля (САУ).

Изобретение относится к вычислительной технике. Техническим результатом изобретения является упрощение схемы логического модуля. Логический модуль предназначен для параллельной реализации шести простых симметричных булевых функций, зависящих от шести аргументов - входных двоичных сигналов, и может быть использован в системах цифровой вычислительной техники как средство преобразования кодов. Логический модуль содержит восемь элементов И, восемь элементов ИЛИ, причем первый, второй входы i-го и r-й вход j-го элементов ИЛИ соединены соответственно с первым, вторым входами i-го элемента И и объединенными r-ым входом -го мажоритарного элемента, r-ым входом j-го элемента И, r-й вход седьмого, первый, второй входы четвертого и первый, второй входы пятого элементов ИЛИ подключены соответственно к выходу r-го элемента И, выходу первого мажоритарного элемента, выходу седьмого элемента ИЛИ и выходу шестого элемента И, выходу второго мажоритарного элемента. 1 ил.

Наверх