Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом

Изобретение относится к области радиотехники и аналоговой. Технический результат заключается в обеспечении работоспособности ОУ в диапазоне криогенных температур и воздействии проникающей радиации, а также в получении в этих условиях повышенных значений дифференциального коэффициента усиления. Низкотемпературный двухкаскадный операционный усилитель содержит шину источника питания, источник опорного тока, выходные полевые транзисторы, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом. 5 ил.

 

Изобретение относится к области радиотехники и аналоговой микроэлектроники и может быть использовано в аналоговых и аналого-цифровых интерфейсах для обработки сигналов датчиков, работающих в условиях низких температур и воздействия радиации.

В современной радиоэлектронной аппаратуре находят применение дифференциальные операционные усилители (ОУ) с существенными различными параметрами. Особое место занимают ОУ с парафазным выходом [1-51], которые обеспечивают более широкий динамический диапазон выходного напряжения, что важно при низковольтном питании, а также эффективное подавление синфазных сигналов и помех.

Одним из важных динамических параметров современных операционных усилителей, работающих в условиях низких температур и проникающей радиации, является дифференциальный коэффициент усиления разомкнутого ОУ (К0), оказывающий существенное влияние на предельные точностные параметры многих вариантов построения аналоговых интерфейсов. Как правило, данный параметр ОУ с традиционной схемотехникой существенно деградирует в тяжелых условиях эксплуатации.

Ближайшим прототипом (фиг. 1) заявляемого устройства является ОУ по патентной заявке фирмы Broadcom Corporation (США) US № 8.169.263, fig. 5, 2012г. Он содержит первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь которого согласовано с первой 4 шиной источника питания, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, первый 7 источник опорного тока, включенный между первым 5 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, второй 9 источник опорного тока, включенный между вторым 6 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, первый 10 и второй 11 выходные полевые транзисторы, затворы которых связаны соответственно с первым 5 и вторым 6 токовыми выходами входного дифференциального каскада 3, третий 12 и четвертый 13 выходные полевые транзисторы, стоки которых соединены с соответствующими первым 14 и вторым 15 токовыми выходами промежуточного каскада, которые связаны со первым 16 и вторым 17 входами выходного буферного усилителя 18, имеющего противофазные потенциальные выходы 19 и 20, вспомогательный двухполюсник 21, связанный со второй 8 шиной источника питания.

Существенный недостаток известного ОУ состоит в том, что при его практической реализации на основе комплементарных полевых транзисторах с управляющим p-n переходом он не обеспечивает повышенные значения К0 в диапазоне низких температур и флюенса электронов. Это не позволяет использовать преимущества JFet в аналоговых устройствах рассматриваемого класса в данных условиях эксплуатации.

Основная задача предполагаемого изобретения состоит в обеспечении работоспособности ОУ в диапазоне криогенных температур и воздействии проникающей радиации, а также в получении в этих условиях повышенных значений дифференциального коэффициента усиления (K0).

Поставленная задача решается тем, что в операционном усилителе фиг. 1, содержащем первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь которого согласовано с первой 4 шиной источника питания, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, первый 7 источник опорного тока, включенный между первым 5 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, второй 9 источник опорного тока, включенный между вторым 6 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, первый 10 и второй 11 выходные полевые транзисторы, затворы которых связаны соответственно с первым 5 и вторым 6 токовыми выходами входного дифференциального каскада 3, третий 12 и четвертый 13 выходные полевые транзисторы, стоки которых соединены с соответствующими первым 14 и вторым 15 токовыми выходами промежуточного каскада, которые связаны со первым 16 и вторым 17 входами выходного буферного усилителя 18, имеющего противофазные потенциальные выходы 19 и 20, вспомогательный двухполюсник 21, связанный со второй 8 шиной источника питания, предусмотрены новые элементы и связи – первый 7 источник опорного тока реализован на первом 22 дополнительном полевом транзисторе, затвор которого подключен ко второй 8 шине источника питания, а сток соединен с затвором первого 10 выходного полевого транзистора, второй 9 источник опорного тока выполнен на втором 23 дополнительном полевом транзисторе, затвор которого соединён со второй 8 шиной источника, а сток подключен к затвору второго 11 выходного полевого транзистора, исток первого 10 выходного полевого транзистора соединен с истоком третьего 12 выходного полевого транзистора, исток второго 11 выходного полевого транзистора соединен с истоком четвертого 13 выходного полевого транзистора, затвор третьего 12 выходного полевого транзистора согласован со второй 8 шиной источника питания, затвор четвертого 13 выходного полевого транзистора согласован со второй 8 шиной источника питания, стоки первого 10 и второго 11 выходных полевых транзисторов соединены с истоками первого 22 и второго 23 дополнительных полевых транзисторов и через вспомогательный двухполюсник 21 подключены ко второй 8 шине источника питания, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.

На чертеже фиг. 1 представлена схема ОУ-прототипа.

На чертеже фиг. 2 показана схема заявляемого устройства в соответствии с формулой изобретения.

На чертеже фиг. 3 приведен статический режим ОУ Фиг.2 в среде LTSpice на CJFet транзисторах ОАО «Интеграл» (г. Минск), при -197°С и источнике опорного тока I1=200мкА.

На чертеже фиг. 4 показана амплитудно-частотная характеристика (АЧХ) коэффициента усиления по напряжению ОУ фиг. 3 с отрицательной обратной связью и без отрицательной обратной связи при температуре 27°С.

На чертеже фиг. 5 представлена АЧХ коэффициента усиления по напряжению ОУ фиг. 3 с отрицательной обратной связью и без отрицательной обратной связи при низких температурах (-197°С).

Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах с управляющим p-n переходом фиг. 2 содержит первый 1 и второй 2 входы входного дифференциального каскада 3, общая истоковая цепь которого согласовано с первой 4 шиной источника питания, первый 5 и второй 6 токовые выходы входного дифференциального каскада 3, первый 7 источник опорного тока, включенный между первым 5 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, второй 9 источник опорного тока, включенный между вторым 6 токовым выходом входного дифференциального каскада 3 и второй 8 шиной источника питания, первый 10 и второй 11 выходные полевые транзисторы, затворы которых связаны соответственно с первым 5 и вторым 6 токовыми выходами входного дифференциального каскада 3, третий 12 и четвертый 13 выходные полевые транзисторы, стоки которых соединены с соответствующими первым 14 и вторым 15 токовыми выходами промежуточного каскада, которые связаны со первым 16 и вторым 17 входами выходного буферного усилителя 18, имеющего противофазные потенциальные выходы 19 и 20, вспомогательный двухполюсник 21, связанный со второй 8 шиной источника питания. Первый 7 источник опорного тока реализован на первом 22 дополнительном полевом транзисторе, затвор которого подключен ко второй 8 шине источника питания, а сток соединен с затвором первого 10 выходного полевого транзистора, второй 9 источник опорного тока выполнен на втором 23 дополнительном полевом транзисторе, затвор которого соединён со второй 8 шиной источника, а сток подключен к затвору второго 11 выходного полевого транзистора, исток первого 10 выходного полевого транзистора соединен с истоком третьего 12 выходного полевого транзистора, исток второго 11 выходного полевого транзистора соединен с истоком четвертого 13 выходного полевого транзистора, затвор третьего 12 выходного полевого транзистора согласован со второй 8 шиной источника питания, затвор четвертого 13 выходного полевого транзистора согласован со второй 8 шиной источника питания, стоки первого 10 и второго 11 выходных полевых транзисторов соединены с истоками первого 22 и второго 23 дополнительных полевых транзисторов и через вспомогательный двухполюсник 21 подключены ко второй 8 шине источника питания, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.

Рассмотрим работу заявляемого устройства фиг. 2.

Представленные на чертежах фиг. 3, фиг. 4, фиг. 5 результаты компьютерного моделирования на соответствующих моделях CJFet транзисторов [52] показывают, что предлагаемое устройство обеспечивает разомкнутый коэффициент усиления на уровне 80 дБ, что достаточно для многих применений.

Таким образом, предлагаемый ОУ имеет ряд преимуществ в сравнении с ОУ-прототипом и может быть рекомендован для практического использования в космическом приборостроении и физике высоких энергий.

БИБЛИОГРАФИЧЕСКИЙ СПИСОК

1. Патент US 6.937.100, 2005 г.

2. Патент US 6.956.434, fig.1, 2005 г.

3. Патент US 7.894.727, fig.3, 2011 г.

4. Патент US 5.880.634, fig.4,fig.7B, 1999 г.

5. Патент US 5.146.179, fig.2, 1992 г.

6. Патент US 6.924.701, fig.1B, fig.3, fig.1a, 2005 г.

7. Патент US 6.624.697, fig.1, 2003 г.

8. Патент US 6.356.152, fig.4, 2002 г.

9. Патент US 6.329.849, fig.8, 2001 г.

10. Патент US 5.376.899, fig.1, 1994 г.

11. Патент11. Патент US 6.750.715, fig.4, 2004 г.

12. Патент US 5.604.464, fig.2, 1997 г.

13. Патент US 5.847.607, fig.8, 1998 г.

14. Патент US 5.406.220, fig.2, 1995 г.

15. Заявка на патент US 2005/0258907, 2005 г.

16. Патент US 6.628.168, fig.2, 2003 г.

17. Патент US 4.714.895, fig.1, 1997 г.

18. Патент EP 0 632 581, fig.3, 1995 г.

19. Патент US 4.697.152, fig.2,1987 г.

20. Патент US 5.212.455, 1993 г.

21. Патент US 6.804.305, fig.1, 2004 г.

22. Патент US 4.600.893, fig. 4, 1986 г.

23. Патент US 3.979.689, fig. 2, 1976 г.

24. Патент US RE 30.587, 1981 г.

25. Патент US 4.151.483, fig. 4, 1979 г.

26. Патент US 4.151.484, fig. 4, 1979 г.

27. Патент US 4.406.990, fig. 3, 1983 г.

28. Патент US 4.463.319, 1984 г.

29. Патент US 7.791.414, fig. 6, 2010 г.

30. Патент US 5.455.535, 1995 г.

31. Патент US 6.788.143, fig. 2, 2004 г.

32. Патент US 5.153.529, 1995 г.

33. Патентная заявка US 2003/0090321, fig. 8, 2007 г.

34. Патентная заявка US 2007/0069815, fig. 1, 2007 г.

35. Патент US 6.696.894, 2004 г.

36. Патент US 5.963.085, 1999 г.

37. Патент US 5.966.050, fig. 4, 1999 г.

38. Патент US 5.166.637, fig. 3, 1992 г.

39. Патент US 6.529.076, 2003 г.

40. Патент US 6.483.382, fig.2, fig.1, 2002 г.

41. Патент US 5.627.495, fig. 2, 1997 г.

42. Патент US 5.327.100, fig. 1, 1994 г.

43. Патент US 4.390.850, fig. 1, 1983 г.

44. Патент US 5.610.557, fig. 2A, 1997 г.

45. Патент US 8.350.622, 2013 г.

46. Патент US 5.418.491, fig.1, 1995 г.

47. Патент US 4.783.637, fig. 2, 1988 г.

48. Патент US 5.091.701, fig. 1, 1992 г.

49. Патент US 5.140.280, 1992 г.

50. Патент US 5.786.729, 1998 г.

51. I.M. Filanovsky, V.V. Ivanov, “Operational Amplifier Speed and Accuracy Improvement: Analog Circuit Design with Structural Methodology,” Kluwer Academic Publishers, New York, Boston, Dordrecht, London, 2004, 194 p.

52. O. V. Dvornikov, V. L. Dziatlau, N. N. Prokopenko, K. O. Petrosiants, N. V. Kozhukhov and V. A. Tchekhovski, "The accounting of the simultaneous exposure of the low temperatures and the penetrating radiation at the circuit simulation of the BiJFET analog interfaces of the sensors," 2017 International Siberian Conference on Control and Communications (SIBCON), Astana, 2017, pp. 1-6. DOI: 10.1109/SIBCON.2017.7998507.

Низкотемпературный двухкаскадный операционный усилитель с парафазным выходом на комплементарных полевых транзисторах, содержащий первый (1) и второй (2) входы входного дифференциального каскада (3), общая истоковая цепь которого согласована с первой (4) шиной источника питания, первый (5) и второй (6) токовые выходы входного дифференциального каскада (3), первый (7) источник опорного тока, включенный между первым (5) токовым выходом входного дифференциального каскада (3) и второй (8) шиной источника питания, второй (9) источник опорного тока, включенный между вторым (6) токовым выходом входного дифференциального каскада (3) и второй (8) шиной источника питания, первый (10) и второй (11) выходные полевые транзисторы, затворы которых связаны соответственно с первым (5) и вторым (6) токовыми выходами входного дифференциального каскада (3), третий (12) и четвертый (13) выходные полевые транзисторы, стоки которых соединены с соответствующими первым (14) и вторым (15) токовыми выходами промежуточного каскада, которые связаны с первым (16) и вторым (17) входами выходного буферного усилителя (18), имеющего противофазные потенциальные выходы (19) и (20), вспомогательный двухполюсник (21), связанный со второй (8) шиной источника питания, отличающийся тем, что первый (7) источник опорного тока реализован на первом (22) дополнительном полевом транзисторе, затвор которого подключен ко второй (8) шине источника питания, а сток соединен с затвором первого (10) выходного полевого транзистора, второй (9) источник опорного тока выполнен на втором (23) дополнительном полевом транзисторе, затвор которого соединён со второй (8) шиной источника, а сток подключен к затвору второго (11) выходного полевого транзистора, исток первого (10) выходного полевого транзистора соединен с истоком третьего (12) выходного полевого транзистора, исток второго (11) выходного полевого транзистора соединен с истоком четвертого (13) выходного полевого транзистора, затвор третьего (12) выходного полевого транзистора согласован со второй (8) шиной источника питания, затвор четвертого (13) выходного полевого транзистора согласован со второй (8) шиной источника питания, стоки первого (10) и второго (11) выходных полевых транзисторов соединены с истоками первого (22) и второго (23) дополнительных полевых транзисторов и через вспомогательный двухполюсник (21) подключены ко второй (8) шине источника питания, причем в качестве всех вышеупомянутых полевых транзисторов используются полевые транзисторы с управляющим p-n переходом.



 

Похожие патенты:

Изобретение относится к области радиотехники. Технический результат заключается в создании условий, при которых обеспечивается возможность изменения напряжения ограничения проходной характеристики Uгр в зависимости от заданных значений SR при фиксированном токопотреблении.

Изобретение относится к радиотехнике и связи. Технический результат заключается в создании условий, при которых в заявляемом дифференциальном усилителе (ДУ) обеспечивается более высокая стабильность статического режима при отрицательных температурах, а также повышение коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания.

Изобретение относится к области радиотехники и может быть использовано в качестве устройства усиления аналоговых сигналов. Технический результат заключается в создании условий, которые позволяют дифференциальным каскадам работать в режиме класса «АВ» при малом статическом токопотреблении.

Изобретение относится к области радиотехники. Технический результат: создание условий, при которых обеспечиваются более высокие значения коэффициента ослабления входных синфазных сигналов и коэффициента подавления помех по шинам питания.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов. Технический результат заключается в повышении стабильности статического режима входных полевых транзисторов при отрицательных температурах, возможности изменения напряжения ограничения проходной характеристики ДУ.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения, например, операционных усилителях (ОУ), компараторах, мостовых усилителях мощности и т.п., в т.ч.

Изобретение относится к области радиотехники. Технический результат - повышение максимальной скорости нарастания выходного напряжения и уменьшение времени установления переходного процесса в буферном усилителе (БУ) при больших импульсных входных сигналах.

Изобретение относится к области радиотехники. Технический результат - повышение максимальной скорости нарастания выходного напряжения и уменьшение времени установления переходного процесса в буферном усилителе (БУ) при больших импульсных входных сигналах.

Изобретение относится к области радиотехники и связи и может быть использовано в качестве выходного каскада для усиления быстроизменяющихся аналоговых сигналов по мощности (буферного усилителя) в структуре аналоговых микросхем различного функционального назначения, например операционных усилителях.

Изобретение относится к прецизионным устройствам усиления сигналов. Технический результат заключается в повышении разомкнутого коэффициента усиления по напряжению операционного усилителя.

Изобретение относится к области аналоговой микроэлектроники и может быть использовано в качестве двухтактных буферных усилителей. Технический результат заключается в создании радиационно-стойкого и низкотемпературного схемотехнического решения БУ на комплементарных полевых транзисторах с управляющим p-n переходом, обеспечивающего возможность схемотехнической регулировки систематической составляющей напряжения смещения нуля БУ и сквозного тока первого и второго выходных полевых транзисторов в условиях разброса стоко-затворных характеристик применяемых полевых транзисторов.
Наверх