Триггерный двухступенчатый d триггер на полевых транзисторах

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров. Технический результат: упрощение двухступенчатого D триггера. Для этого предложен триггерный двухступенчатый D триггер на полевых транзисторах, который содержит пятнадцать полевых транзисторов, двенадцать резисторов и источник питающего постоянного напряжения. Новым является то, что в него введены семь дополнительных полевых транзисторов, двенадцать дополнительных резисторов и изменено включение элементов. 2 ил.

 

Изобретение относится к цифровой схемотехнике, автоматике и промышленной электронике. Оно, в частности, может быть применено в блоках вычислительной техники, выполненных с использованием D триггеров.

Известен двухтактный D триггер [1 Гольбенберг Л.М. Импульсные устройства. − М.: Радио и связь, 1981, с. 98, рис. 4.12, б], содержащий пять логических элемента и два R-S триггера.

Недостаток его заключается в том, что у него малая нагрузочная способность. Внешняя нагрузка подключается к выходу R-S триггера второй ступени двухступенчатого D триггера. В частности, при выполнении этого R-S триггера на логических элементах И-НЕ [1, c. 90, рис. 4.9, в] на полевых транзисторах с индуцированными каналами [Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь, 1987, с. 250, рис. 2.8, а] электрический ток внешней нагрузки формирует только один из имеющихся транзисторов. Если бы в формировании электрического тока внешней нагрузки участвовало больше транзисторов, то это повысило бы силу электрического тока в нагрузке и соответственно повысило бы нагрузочную способность триггера.

Наиболее близким по технической сущности является выбранный в качестве прототипа логический элемент И-НЕ [Гусев В.Г., Гусев Ю.М. Электроника и микропроцессорная техника. - М.: Высшая школа, 2004, стр. 610, рис. 8.14, а] на полевых транзисторах с индуцированными каналами, содержащий источник питающего постоянного напряжения и четыре полевых транзистора в двухвходовом варианте этого элемента.

Двухступенчатый D триггер, выполненный на таких логических элементах, содержит большое число транзисторов, что усложняет и удорожает устройство и в этом заключается его недостаток. Приведённый логический элемент содержит четыре транзистора, отсюда двухступенчатый D триггер включает в себя тридцать шесть транзисторов. Имеется возможность уменьшить их количество.

Задача, на решение которой направлено изобретение, состоит в упрощении и удешевлении двухступенчатого D триггера.

Это достигается тем, что в триггерный двухступенчатый D триггер на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, в первой ступени двухступенчатого триггера последовательно соединённые первый и второй полевые транзисторы с индуцированным n каналом каждый, исток второго транзистора и подложки обоих полевых транзисторов заземлены, третий полевой транзистор с индуцированным p каналом, подложка которого соединена с его истоком, и их общий вывод подключён выходу (плюсовой выход) источника питающего постоянного напряжения, затвор третьего полевого транзистора соединён с затвором первого транзистора, четвёртый полевой транзистор с индуцированным p каналом, подложка которого соединена с его истоком, такие же полевые транзисторы с таким же включёнием их между собой имеются и во второй ступени двухступенчатого триггера, а именно последовательно соединённые пятый и шестой полевые транзисторы с индуктивным n каналом каждый, исток шестого транзистора и подложки пятого и шестого полевых транзисторов заземлены, седьмой полевой транзистор с индуцированным p каналом, положка которого соединена с истоком и их общий вывод подключён к выходу источника питающего постоянного напряжения, восьмой полевой транзистор с индуцированным p каналом, подложка которого соединена с его истоком, общий вывод затворов первого полевого транзистора и третьего образует относительно «земли» информационный вход D двухступенчатого триггера, вывод затвора второго полевого транзистора образует относительно «земли» вход синхронизации С этого триггера, введены семь дополнительных полевых транзисторов, двенадцать дополнительных резисторов и изменено включение элементов, сток первого дополнительного полевого транзистора с индуцированным n каналом подключён к общему выводу истока и подложки четвёртого транзистора, подложка первого дополнительного транзистора подсоединена к его истоку и их общий вывод соединён с общим выводом истока первого транзистора и истока второго транзистора, к полученному общему выводу подключён один из выводов первого дополнительного резистора, свободный вывод последнего резистора подсоединён к затвору первого дополнительного транзистора и их общий вывод соединён со стоком третьего транзистора, сток второго дополнительного транзистора с индуцированным n каналом подсоединён к общему выводу стока первого дополнительного транзистора, истока и подложки четвёртого транзистора, исток и подложка второго дополнительного транзистора заземлены, а вывод его затвора образует относительно «земли» вход «Сброс 0» несинхронизированной установки двухступенчатого триггера перед началом работы в исходное состояние 0, где уровень выходного напряжения двухступенчатого триггера соответствует логическому нулю, сток третьего дополнительного транзистора с индуцированным n каналом соединён со стоком первого транзистора, исток и подложка третьего дополнительного транзистора заземлены, а вывод его затвора образует относительно «земли» вход «Сброс 1» несинхронизированной установки двухступенчатого триггера перед началом работы в исходное состояние 1, где уровень выходного напряжения триггера соответствует логической единице, последовательно между собой включены второй дополнительный резистор, четвёртый дополнительный полевой транзистор с индуцированным n каналом и третий дополнительный резистор, свободный вывод второго дополнительного резистора подсоединён к выходу источника питающего постоянного напряжения, к общему выводу этого резистора и стока четвёртого дополнительного транзистора подключён общий вывод стоков первого и дополнительного третьего транзисторов, подложка четвёртого дополнительного транзистора соединена с общим выводом его истока и третьего дополнительного резистора, затвор четвёртого дополнительного транзистора подключён к стоку четвёртого транзистора, четвёртый дополнительный резистор включён между выходом источника питающего напряжения и общим выводом истока, подложки четвёртого транзистора и стоков первого и второго дополнительных транзисторов, последовательно включены пятый и шестой дополнительные резисторы, свободный вывод пятого дополнительного резистора подсоединён к общему выводу стока четвёртого транзистора и затвора четвёртого дополнительного транзистора, общий вывод пятого и шестого дополнительных резисторов соединён со свободным выводом третьего дополнительного резистора и общий вывод последних трёх резисторов образует относительно «земли» выход первой ступени двухступенчатого триггера, свободный вывод шестого дополнительного резистора заземлён, последовательно включены дополнительный пятый полевой транзистор с индуцированным p каналом и дополнительный седьмой резистор, подложка транзистора этой двухэлементной цепи подсоединена к его истоку и их общий вывод подключён к выходу источника питания, затвор транзистора соединён со входом С синхронизации двухступенчатого триггера, а общий вывод стока дополнительного пятого транзистора и дополнительного седьмого резистора - с затвором шестого транзистора, общий вывод затворов пятого и седьмого полевых транзисторов подключён к выходу q первой ступени двухступенчатого триггера, сток седьмого транзистора соединён с одним из выводов дополнительного восьмого резистора, другой вывод последнего резистора подключён к общему выводу истока пятого транзистора и стока шестого транзистора, сток дополнительного шестого полевого транзистора с индуцированным n каналом подсоединён к общему выводу истока и подложки восьмого транзистора, затвор дополнительного шестого транзистора подключён к общему выводу стока седьмого транзистора и дополнительного восьмого резистора, подложка дополнительного шестого транзистора соединена с его истоком, а их общий вывод - с общим выводом дополнительного восьмого резистора, истока пятого транзистора и коллектора шестого транзистора, последовательно включены дополнительный девятый резистор, дополнительный седьмой транзистор с индуцированным n каналом и дополнительный десятый резистор, свободный вывод дополнительного девятого резистора подсоединён к выходу источника питающего напряжения, общий вывод этого дополнительного девятого резистора и стока дополнительного седьмого транзистора подключён и к коллектору пятого транзистора и к затвору восьмого транзистора, подложка дополнительного седьмого транзистора соединена с его истоком, а затвор - со стоком восьмого транзистора, дополнительный одиннадцатый резистор включён между выходом источника питающего напряжения и общим выводом подложки, истока транзистора 8 и стоком дополнительного шестого транзистора, дополнительный двенадцатый резистор включён между общим выводом стока восьмого транзистора и затвора дополнительного седьмого транзистора и свободным выводом дополнительного десятого транзистора, общий вывод дополнительных десятого и двенадцатого резисторов образует относительно «земли» выход двухступенчатого триггера.

Сущность изобретения поясняется схемой триггерного двухступенчатого D триггера на полевых транзисторах (фиг. 1) и таблицей истинности (фиг. 2).

В триггерном двухступенчатом D триггере на полевых транзисторах общая шина (минусовой вывод) источника 1 питающего постоянного напряжения заземлена. Последовательно между собой включены полевые транзисторы 2 и 3 с индуцированными n каналами каждый. Вывод затвора транзистора 2 образует относительно «земли» информационный вход D двухступенчатого триггера. Вывод затвора транзистора 3 относительно «земли» образует вход С синхронизации этого триггера. Исток транзистора 3 и подложки обоих транзисторов заземлены. Последовательно включены полевой транзистор 4 с индуцированным p каналом и резистор 5. Подложка транзистора подсоединена к его истоку и их общий вывод соединён с выходом источника 1 питания. Затвор транзистора подключён к информационному вход D двухступенчатого триггера. Свободный вывод резистора 5 соединён с общим выводом истока транзистора 2 и стока транзистора 3. Общий вывод стока транзистора 4 и резистора 5 подсоединён к затвору полевого транзистора 6 с индуцированным n каналом. Подложка этого транзистора подключена к его истоку и их общий вывод соединён с общим выводом истока транзистора 2, стока транзистора 3 и резистора 5. Вывод затвора полевого транзистора 7 с индуцированным n каналом образует относительно «земли» вход «Сброс 0» несинхронизированной установки двухступенчатого триггера перед началом работы в исходное состояние 0, где уровень выходного напряжения двухступенчатого триггера соответствует логическому нулю. Сток транзистора 7 подсоединён к стоку транзистора 6. Подложка транзистора 7 подключена к его истоку и их общий вывод заземлён. Вывод затвора полевого транзистора 8 с индуцированным n каналом образует относительно «земли» вход «Сброс 1» несинхронизированной установки двухступенчатого триггера перед началом работы в исходное состояние 1, где уровень выходного напряжения триггера соответствует логической единице. Сток транзистора 8 подсоединён к стоку транзистора 2. Подложка транзистора 8 соединена с его истоком и их общий вывод заземлён.

Последовательно включены резистор 9 полевой транзистор 10 с индуцированным n каналом и резистор 11. Свободный вывод резистора 9 подсоединён к выходу источника 1 питания. Общий вывод этого резистора и стока транзистора 10 подключён к общему выводу стоков транзисторов 2 и 8. Подложка транзистора 10 соединена с общим выводом его истока и резистора 11. Последовательно включены резистор 12, полевой транзистор 13 с индуцированным p каналом, резистор 14 и резистор 15. Свободный вывод резистора 12 подсоединён к выходу источника 1 питания. Затвор транзистора 13 подключён к общему выводу резистора 9 и стоков транзисторов 2, 8 и 10. Общий вывод резистора 12, истока и подложки транзистора 13 соединён с общим выводом стоков транзисторов 6 и 7. Общий вывод стока транзистора 13 и резистора 14 подключён к затвору транзистора 10. Общий вывод резисторов 14 и 15 подсоединён к свободному выводу резистора 11, и общий вывод последних трёх резисторов образует относительно «земли» выход q первой ступени двухступенчатого триггера. Свободный вывод резистора 15 заземлён. Часть схемы (фиг. 1) на транзисторах 10, 13 и резисторах 9, 11, 12 и 14 является триггером на транзисторах противоположного типа проводимости.

Последовательно включены полевой транзистор 16 с индуцированным p каналом и резистор 17. Затвор транзистора подсоединён ко входу С синхронизации двухступенчатого триггера. Подложка транзистора подключена к его истоку и их общий вывод соединён с выходом источника 1 питания. Свободный вывод резистора 17 заземлён. Последовательно включены полевые транзисторы 18 и 19 с индуцированным n каналом каждый. Затвор транзистора 18 подсоединён к выходу q первой ступени двухступенчатого триггера. Подложки обоих транзисторов и исток транзистора 19 заземлены. Затвор транзистора 19 подключён к общему выводу стока транзистора 16 и резистора 17. Последовательно включены полевой транзистор 20 с индуцированным p каналом и резистор 21. Затвор транзистора подсоединён к выходу q первой ступени двухступенчатого триггера. Подложка транзистора подключена к его истоку и их общий вывод соединён с выходом источника 1 питания. Свободный вывод резистора 21 подключён к общему выводу истока транзистора 18 и стока транзистора 19. Общий вывод стока транзистора 20 и резистора 21 подсоединён к затвору полевого транзистора 22 с индуцированным n каналом. Подложка этого транзистора подключена к его истоку их общий вывод соединён с общим выводом истока транзистора 18, стока транзистора 19 и резистора 21.

Последовательно включены резистор 23, полевой транзистор 24 с индуцированным n каналом и резистор 25. Свободный вывод резистора 23 подсоединён к выходу источника 1 питания. Общий вывод этого резистора и стока транзистора 24 подключён к стоку транзистора 18. Подложка транзистора 24 соединена с его истоком. Последовательно включены резистор 26, полевой транзистор 27 с индуцированным p каналом и резистор 28. Свободный вывод резистора 26 подсоединён к выходу источника 1 питания. Общий вывод этого резистора и истока транзистора 27 подключён и к стоку транзистора 22, и к подложке транзистора 27. Общий вывод стока транзистора 27 и резистора 28 соединён с затвором транзистора 24. Свободный вывод резистора 28 соединён со свободным выводом резистора 25 и их общий вывод образует относительно «земли» выход двухступенчатого триггера Q. Часть схемы (фиг. 1) на транзисторах 24, 27 и резисторах 23, 25, 26, и 28 является ещё одним (вторым) триггером на транзисторах противоположного типа проводимости. На фиг. 1 также приведён пунктирными линиями резисторов , условно отображающий внешнюю нагрузку двухступенчатого триггера.

Триггерный двухступенчатый D триггер на полевых транзисторах работает следующим образом. В цифровой электронике используются входные и выходные электрические сигналы низкого и высокого уровней. Низкий уровень − уровень логического нуля соответствует значениям напряжения в районе нуля или в районе ближе к нулю, высокий уровень − уровень логической единицы соответствует значениям напряжения в районе единиц вольт (нередко в районе четырёх вольт). Работа асинхронного D триггера отображается известной таблицей истинности (фиг. 2), где − номер строки по порядку, − условное отображение входного сигнала в данный момент времени t и − условное отображения выходного сигнала триггера в последующее время (состояние на его выходе).Приведённая таблица (фиг. 2) справедлива только при наличии сигнала синхронизации С-1 (импульса синхронизации). При его отсутствии таблица не справедлива, состояние D триггера не изменяется, оно останется неизменным вне зависимости от сигнала на входе D (0 или 1), кратко говоря, триггер в этом случае не работает, а в нём хранится имевшаяся ранее информация (0 или 1 на выходе q).

Триггер на транзисторах 10, 13 противоположного типа проводимости имеет два состояния равновесия. В первом (условно) состоянии оба транзистора закрыты и не проводят электрический ток. Тогда в том числе на резисторах 9 и 14 нулевые значения напряжения. Они прикладываются к затворам транзисторов 10, 13 меньше пороговых напряжений этих транзисторов по абсолютной величине и в итоге поддерживают эти транзисторы в закрытом состоянии. Во втором (условно) состоянии транзисторы 10 и 13 открыты, их электрические токи создают напряжения в том числе на резисторах 9 и 14 больше по абсолютной величине и по значениям пороговых напряжений транзисторов и поддерживают транзисторы 10, 13 в открытом состоянии. Триггер на транзисторах противоположного типа проводимости, как и другие распространённые триггеры, переходит из первого состояния во второе и наоборот, когда управляющие входные напряжения по своим значениям превышают значения напряжений соответствующих порогов срабатывания триггера. Точно так же работает второй триггер на транзисторах 24 и 27 противоположного типа проводимости.

После несинхронизированной установки двухступенчатого триггера в исходное (начальное) состояние на входы его подаются следующие сигналы: на входы «Сброс 0» и «Сброс 1» − уровень логического нуля, на входе синхронизации С − уровень напряжения логического единицы. При таких сигналах состояния транзисторов 7 и 8 в районе порогового напряжения и возможные незначительные значения силы токов этих транзисторов не оказывают влияние на работу двухступенчатого триггера. Транзистор 3 открыт и проводит электрический ток. В соответствии с первой строкой таблицы на фиг. 2 высокий уровень напряжения на входе D предопределяет пониженное значение напряжения, между затвором и истоком транзистора 4. Последнее вызывает пониженные значения силы электрических токов стока транзистора 4 и транзистора 6. Ток транзистора 6 создает на резисторе 12 соответственно пониженное значение напряжения, которое меньше по абсолютной величине напряжения порога срабатывания триггера на транзисторах 10, 13 противоположного типа проводимости и не влияет на его состояние. Электрический ток транзистора 6 замыкается на «землю» через открытый транзистор 3. Высокий уровень напряжения на входе D определяет повышенное значение силы электрического тока стока транзистора 2 и вызывает повышенное значение напряжения на резисторе 9. Последнее больше по абсолютной величине значения порогового напряжения срабатывания триггера на транзисторах 10, 13 и обеспечивает его второе состояние. Тогда электрические токи транзисторов 10 и 13 создают на выходе q повышенное значение напряжения - уровень логической единицы. Электрический ток транзистора 2 замыкается на «землю» через открытый транзистор 3.

В соответствии со второй строкой таблицы на фиг. 2 низкий уровень напряжения на входе D предопределяет низкий уровень силы тока стока транзистора 2 и соответственно падения напряжения от него на резисторе 9. Значение напряжения по абсолютной величине на этом резисторе меньше значения порогового напряжения срабатывания триггера на транзисторах 10, 13 противоположного типа проводимости и не влияет на его состояние. Повышенное значение напряжения между выходом источника 1 и общим выводом затворов транзисторов 2 и 4 определяет повышенное значение сил электрических токов стока транзисторов 4 и соответственно 6. Электрический ток транзистора 6 замыкается через открытый транзистор 3, его повышенное значение создает на резисторе 12 повышенное значение напряжения. Оно превышает по абсолютной величине значение напряжения порога срабатывания триггера на транзисторах 10, 13 и переводит его в первое состояние. Тогда нулевые (или малые) значения силы электрических токов транзисторов 10, 13 создают на выходе q триггера напряжение уровня логического нуля.

При отсутствии сигнала синхронизации С-0 транзистор 3 закрыт (или его состояние в районе порогового напряжения ) и тем самым разорвана (почти разорвана) цепь прохождения электрического тока и транзистора 2, и транзистора 6 при любых значениях сигналов на входе D. Тогда на резисторах 9, 12 не могут появится напряжения по значениям превышающие пороговые напряжения срабатывания триггера на транзисторах 10, 13. В итоге состояние этого триггера не изменяется и соответственно не изменяется напряжение на выходе q.

При наличии сигнала синхронизации С-1 состояние транзистора 16 в районе порогового напряжения и на резисторе 17 пониженное значение напряжения, близкое к нулю. Тогда состояние транзистора 19 в районе порогового напряжения и сила его тока стока весьма мала. Она может обеспечить только соответственно малые значения силы электрических токов транзисторов 18 и 22. Эти токи создают на резисторах 23 и 26 не существенные значения напряжений, меньше порогов срабатывания триггера на транзисторах 24, 27 противоположного типа проводимости. Тогда, кратко говоря, этот триггер не работает и на выходе напряжение не может изменяться. При наличии сигнала синхронизации изменение состояния триггера первой ступени не вызывает изменение состояния триггера второй ступени и соответственно состояние на выходе .

И только после окончания импульса синхронизации С-0 возрастает разность напряжений между выходом источника 1 и затвором транзистора 16. Существенно возрастают сила тока стока этого транзистора, напряжение на резисторе 17 и сила тока стока транзистора 19. Теперь сила токов стоков транзисторов 18, 22 могут иметь повышенные значения, на резисторах 23, 26 могут появиться значения напряжения, достаточные для управления триггером на транзисторах 24, 27 противоположного типа проводимости и информация на выходе может изменяться.

При отсутствии сигнала синхронизации С-0 информация с выхода q первой ступени двухступенчатого триггера перезаписывается в его вторую ступень и появляется на выходе . При q-1 имеем повешенное значение силы тока стока транзистора 18 и от него повышенное значение напряжения на резисторе 23, достаточное для перевода триггера на транзисторах 24, 27 во второе состояние. Электрические токи этих двух последних транзисторов обеспечивают на внешней нагрузке повышенный уровень напряжения (тоже уровень логической 1). Разность напряжений источника 1 и на затворе транзистора 20 имеет сравнительно малое значение. Малы значения силы токов транзисторов 20, 22 и они не оказывают влияние на состояние триггера на транзисторах 24, 27 противоположного типа проводимости. При q-0 сила электрического тока транзистора 18 мала и не оказывает влияние на состояние триггера на транзисторах противоположного типа проводимости. Разность между напряжением источника 1 и напряжением на затворе транзистора 20 существенно возросла по сравнению с предыдущим. Это повысило силу электрического тока транзисторов 20, 22, повысило соответственно напряжение на резисторе 26 и второй триггер на транзисторах противоположного типа проводимости переходит в первое состояние. В итоге напряжение на выходе и внешней нагрузке соответствует уровню напряжения логического нуля. Таким образом, информация действительно перезаписывается из первой ступени двухступенчатого триггера в его вторую ступень.

Для установки двухступенчатого триггера перед началом работы в исходное (начальное) состояние используются входы: «Сброс 0» и «Сброс 1». Это входы несинхронизированной установки триггера в определенное состояние (0 или 1). При поступлении единицы на вход «Сброс 0» транзистор 7 проводит электрический ток, который на резисторе 12 создает напряжение достаточное для перевода триггера на транзисторах 10, 13 в первое состояние. В результате на выходе q напряжение уровня логического нуля. При отсутствии сигналов на входе С (С-0) и поступлении напряжения уровня логической единицы на вход «Сброс 1» транзистор 8 проводит электрический ток. Сила этого тока достаточна для получения напряжения на резисторе 9 такого, которое переводит триггер на транзисторах противоположного типа проводимости во второе состояние. В итоге на выходе q напряжение уровня логической единицы. При напряжении уровня логического нуля на выходах «Сброс 0», «Сброс 1» и С имеем уже изложенную выше ситуацию, где информация из первой ступени двухступенчатого триггера перезаписывается в его вторую ступень и появляется на выходе Тогда здесь отпадает необходимость в использовании дополнительных элементов для несинхронизированной установки второй ступени и в итоге всего двухступенчатого триггера в исходное начальное состояние.

В рассмотренном триггерном двухступенчатом D триггере сила электрического тока внешней нагрузки равна сумме силы токов двух транзисторов 24 и 27, а не одного транзистора, как в известных решениях, что повышает нагрузочную способность этого триггера.

Таким образом, приведённая схема (фиг. 1) триггерного двухступенчатого D триггера на полевых транзисторах упрощает и удешевляет двухступенчатый D триггер на полевых транзисторах. В ней 27 элементов, а в приведённом аналоге, выполненном на логических элементах И-НЕ на полевых транзисторах с индуцированными каналами имеется 36 элементов.

Триггерный двухступенчатый D триггер на полевых транзисторах, содержащий источник питающего постоянного напряжения, общая шина (минусовой вывод) которого заземлена, в первой ступени двухступенчатого триггера последовательно соединённые первый и второй полевые транзисторы с индуцированным n каналом каждый, исток второго транзистора и подложки обоих полевых транзисторов заземлены, третий полевой транзистор с индуцированным p каналом, подложка которого соединена с его истоком, и их общий вывод подключён к выходу (плюсовой выход) источника питающего постоянного напряжения, затвор третьего полевого транзистора соединён с затвором первого транзистора, четвёртый полевой транзистор с индуцированным p каналом, подложка которого соединена с его истоком, такие же полевые транзисторы с таким же включением их между собой имеются и во второй ступени двухступенчатого триггера, а именно последовательно соединённые пятый и шестой полевые транзисторы с индуктивным n каналом каждый, исток шестого транзистора и подложки пятого и шестого полевых транзисторов заземлены, седьмой полевой транзистор с индуцированным p каналом, подложка которого соединена с истоком и их общий вывод подключён к выходу источника питающего постоянного напряжения, восьмой полевой транзистор с индуцированным p каналом, подложка которого соединена с его истоком, общий вывод затворов первого полевого транзистора и третьего образует относительно «земли» информационный вход D двухступенчатого триггера, вывод затвора второго полевого транзистора образует относительно «земли» вход синхронизации С этого триггера, отличающийся тем, что в него введены семь дополнительных полевых транзисторов, двенадцать дополнительных резисторов и изменено включение элементов, сток первого дополнительного полевого транзистора с индуцированным n каналом подключён к общему выводу истока и подложки четвёртого транзистора, подложка первого дополнительного транзистора подсоединена к его истоку и их общий вывод соединён с общим выводом истока первого транзистора и истока второго транзистора, к полученному общему выводу подключён один из выводов первого дополнительного резистора, свободный вывод последнего резистора подсоединён к затвору первого дополнительного транзистора и их общий вывод соединён со стоком третьего транзистора, сток второго дополнительного транзистора с индуцированным n каналом подсоединён к общему выводу стока первого дополнительного транзистора, истока и подложки четвёртого транзистора, исток и подложка второго дополнительного транзистора заземлены, а вывод его затвора образует относительно «земли» вход «Сброс 0» несинхронизированной установки двухступенчатого триггера перед началом работы в исходное состояние 0, где уровень выходного напряжения двухступенчатого триггера соответствует логическому нулю, сток третьего дополнительного транзистора с индуцированным n каналом соединён со стоком первого транзистора, исток и подложка третьего дополнительного транзистора заземлены, а вывод его затвора образует относительно «земли» вход «Сброс 1» несинхронизированной установки двухступенчатого триггера перед началом работы в исходное состояние 1, где уровень выходного напряжения триггера соответствует логической единице, последовательно между собой включены второй дополнительный резистор, четвёртый дополнительный полевой транзистор с индуцированным n каналом и третий дополнительный резистор, свободный вывод второго дополнительного резистора подсоединён к выходу источника питающего постоянного напряжения, к общему выводу этого резистора и стока четвёртого дополнительного транзистора подключён общий вывод стоков первого и дополнительного третьего транзисторов, подложка четвёртого дополнительного транзистора соединена с общим выводом его истока и третьего дополнительного резистора, затвор четвёртого дополнительного транзистора подключён к стоку четвёртого транзистора, четвёртый дополнительный резистор включён между выходом источника питающего напряжения и общим выводом истока, подложки четвёртого транзистора и стоков первого и второго дополнительных транзисторов, последовательно включены пятый и шестой дополнительные резисторы, свободный вывод пятого дополнительного резистора подсоединён к общему выводу стока четвёртого транзистора и затвора четвёртого дополнительного транзистора, общий вывод пятого и шестого дополнительных резисторов соединён со свободным выводом третьего дополнительного резистора и общий вывод последних трёх резисторов образует относительно «земли» выход первой ступени двухступенчатого триггера, свободный вывод шестого дополнительного резистора заземлён, последовательно включены дополнительный пятый полевой транзистор с индуцированным p каналом и дополнительный седьмой резистор, подложка транзистора этой двухэлементной цепи подсоединена к его истоку и их общий вывод подключён к выходу источника питания, затвор транзистора соединён со входом С синхронизации двухступенчатого триггера, а общий вывод стока дополнительного пятого транзистора и дополнительного седьмого резистора - с затвором шестого транзистора, общий вывод затворов пятого и седьмого полевых транзисторов подключён к выходу q первой ступени двухступенчатого триггера, сток седьмого транзистора соединён с одним из выводов дополнительного восьмого резистора, другой вывод последнего резистора подключён к общему выводу истока пятого транзистора и стока шестого транзистора, сток дополнительного шестого полевого транзистора с индуцированным n каналом подсоединён к общему выводу истока и подложки восьмого транзистора, затвор дополнительного шестого транзистора подключён к общему выводу стока седьмого транзистора и дополнительного восьмого резистора, подложка дополнительного шестого транзистора соединена с его истоком, а их общий вывод - с общим выводом дополнительного восьмого резистора, истока пятого транзистора и коллектора шестого транзистора, последовательно включены дополнительный девятый резистор, дополнительный седьмой транзистор с индуцированным n каналом и дополнительный десятый резистор, свободный вывод дополнительного девятого резистора подсоединён к выходу источника питающего напряжения, общий вывод этого дополнительного девятого резистора и стока дополнительного седьмого транзистора подключён и к коллектору пятого транзистора и к затвору восьмого транзистора, подложка дополнительного седьмого транзистора соединена с его истоком, а затвор - со стоком восьмого транзистора, дополнительный одиннадцатый резистор включён между выходом источника питающего напряжения и общим выводом подложки, истока транзистора 8 и стоком дополнительного шестого транзистора, дополнительный двенадцатый резистор включён между общим выводом стока восьмого транзистора и затвора дополнительного седьмого транзистора и свободным выводом дополнительного десятого транзистора, общий вывод дополнительных десятого и двенадцатого резисторов образует относительно «земли» выход двухступенчатого триггера.