Патент ссср 281898

 

О П И С А Н И Е 28I898

ИЗОЫРЕтЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

CoNs Соеетокиз

Социалиотическив

Республик

Зависимое от авт. свидетельства №

Заявлено 30.V1.1969 (№ 1342561/18-24) Кл. 42птз, 5/04 с присоединением заявки ¹

Приоритет

Комитет оо делаю изобретений и открытий ири Совете Миниотров

СССР

МПК G 061 5/04

УДК 681.325.53(088.8) Опубликовано 14.1Х.1970. Б1оллстспь № 29

Дата опубликования описания 23.XI I.1970

Автор изобретения

И. П. Дащенко

Заявитель

МНОГОКАНАЛЬНЫЙ ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО

ДВОИЧНОГО КОДА В ЧИСЛО-ИМПУЛЬСНЫЙ КОД

Предложение относится к области автоматики и вычислительной техники и предназначено для одновременного преобразования нескольких параллельных двоичных кодов,в соответствующие число-импульсные коды (без стирания двоичных кодов), например, при управлении щаговыми двигателями.

Известны многоканальные преобразователи параллельного двоичного .кода в число-импульсный код, в которых время .преобразования не за висит от числа нулей и единиц .в преобразуемом коде .и пропорционально числу разрядов преобразуемого кода.

Предложенное устройство отличается тем, что содержит схему сборки и триггер переключения импульсов, причем входы схемы сборки соединены с шинами считывания запоминающего устройства, а выход схемы сборки соединен с «единичным» входом триггера переключения импульсов, «единичный» выход которого соединен через вентиль с двоичным счетчиком, а «нулевой» выход соединен через элементы задержки, «ИЛИ» и вентили с поразрядными входами записи регистра и двоичного счетчика.

Это позволяет повысить быстродействие устройства при,преобразовании двоичных кодов, содержащих большое количество нулей.

На чертеже представлена схема описываемого устройства.

Устройство содержит генератор 1 импуль2 сов, управляющие триггеры 2 и 8, .вентили 4—

7, триггер 8 переключения импульсов, (и — 1)разрядный двоичный счетчик 9, элемент

«ИЛИ» 10, элементы 11 и 12 задержки, вен5 тили И, элемент «ИЛИ» 14, m,âûõîäíûõ триггеров 15 (если число .каналов равно m)

m выходных вентилей 1б, схему сборки 17, запоминающее устройство на ячейках 18 памяти (например, на ферритовых элементах)

10 для хранения и-разрядных двоичных кодов, число которых равно т, и вертикальных шин

19, управляющих разрядами запоминающего устройства, т шин считывания 20 и (и — 1)разрядный регистр 21.

15 Устройство работает следующим образом.

Импульс запуска устанавливает управля1ощий триггер 2 в состояние «1». Тогда очередной импульс от генератора 1 пройдет через вентиль 4 установит триггер 2 в состояние «О», 20 триггер 8 — в состояние, при котором вентиль

5 пропускает счетные импульсы от генератора

1, счетчик 9 и регистр 21 — в состояние «О», триггеры 15 и 8 — в состояние «О».

Этот же импульс после задержки на эле25 менте 12 (на время сброса триггеров 15) осуществит считывание старших разрядов кодов по всем m каналам с ячеек 18 запоминающего устройства.

В случае, если хотя бы в одном из m кана30 лов будет считана «1», со схемы сборки 17 сигнал поступит на «единичный» вход триггеСоставитель В. В. Игнатущенко Редактор E. В. Семанова Корректор О. С. Зайцева

ЦНИИ ПИ Заказ 3534/1

Тираж 480

Подписное

Типография, пр. Сапунова, 2 ра 8, который откроет вентиль б, пропускающий счетные импульсы на счетчик 9 и на выходные вентили 1б. При считывании «1» из старших разрядов запоминающего устройства устанавливаются в «j» выходные триггеры 15 соответствующих каналов. Это приводит к открыванию вентилей 16 тех каналов, по которым была считана «1».

На вход счетчика проходит 2" 1 импульсов (т, е. число импульсов, соответствующее весу старшего разряда п-разрядного двоичного кода), после чего счетчик 9 выдает импульс, который, пройдя через элементы «ИЛИ» 10:и 14, установит триггеры 8 и 15 в состояние «0», а после задержки на элементе 11 запишет «1» в (n — 1)-й разряд счетчика 9 и регистра 21. При записи «1» в (а — 1)-й разряд регистра 21 происходит считывание (и — 1)-х разрядов кодов .по всем каналам.

Процесс преобразования последующих разрядов двоичных кодов, записанных в запоминающем устройстве, происходит аналогичным образом, причем в каждом такте преобразо,вания в соседний младший разряд регистра

21 записывается «1» без разрушения информаци и, записанной в старших разрядах. При этом во все разряды счетчика 9, соответствующие преобразованным старшим разрядам двоичных кодов, через вентили 18 записывается «1». Вентили 18 управляются «единичными» выходами разрядов регистра 21.

Если при считывании l-того разряда по всем т каналам, во всех кодах будет считан

«О», то на выходе схемы сборки 17 импульс будет отсутствовать. Тогда триггер 8 останется в исходном состоянии «0», вентиль б будет заперт, а вентиль 7 — открыт, Очередной импульс из генератора 1 пройдет через вентили 5 и 7, поступит на элемен1

«ИЛИ» 10 и произведет те же операции, что производит импульс с выхода счетчика 9. Таким образом, в случае, когда в i-тых разря5 дах .всех т считываемых кодо в нет ни одной

«единицы», такт преобразования пропускается, что приводит к сокращению времени преобразования на 2 периодов счетных |импульсов в каждом такте преобразования -того

10 разряда, содержащего «0» во всех m двоич.ных кодах.

Процесс преобразования заканчивается после появления выходного сигнала с вентиля 18, управляемого «единичным» выходом младше15 го разряда регистра 21. Этот сигнал устанавливает триггер 8 в состояние «О», что приводит к запиранию вентиля 5, управляющего выходом генератора 1.

Предмет изобретения

Многоканальный преобразователь параллельного двоичного кода в число-импульсный код, содержащий регистр, двоичный счетчик, запоминающее устройство, выходные тригге25 ры, управляющие триггеры, генератор импульсов, вентили, элементы задержки и

«ИЛИ», отличаюшийся тем, что, с целью повышения быстродействия, он содержит схему сборки и триггер переключения импульсов, 30 причем .входы схемы сборки соединены с шинами считывания запоминающего устройства, а выход схемы сборки соединен с «единичным» входом триггера переключения импульсов, «единичный» выход которого соединен через

35 вентиль с двоичным счетчиком, а «нулевой» выход соединен через элементы задержки, «ИЛИ» и вентили с поразрядными входами записи регистра и двоичного счетчика.

Патент ссср 281898 Патент ссср 281898 

 

Похожие патенты:

Изобретение относится к способу и формату записи для сжатия по длинам серий информации фрагмента изображения

Изобретение относится к способу кодирования потока данных, конкретно потока закодированных в растровом формате данных субтитров

Изобретение относится к технике передачи и хранения информации и может быть использовано в банках данных и в системах электросвязи

Изобретение относится к обработке видео, в частности к кодированию и декодированию информации, относящейся к методикам видеосжатия

Изобретение относится к кодированию цифрового видео и, более конкретно, к кодированию длин серий коэффициентов преобразования на уровнях расширения в схеме масштабируемого кодирования (SVC) видео

Изобретение относится к методам кодирования/декодирования цифрового мультимедиа, в частности к основанному на блочном преобразовании цифровому мультимедийному кодеку

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети
Наверх