Устройство коммутации телеграфных каналов

 

32ОО75

Союз Советокиз

Содиалистическиз

Республик

Зависимое от авт. свидетельства _#_

Заявлено 17Л!1.1970 (а1" 1416457/26-9) с присоединением заявки №

Приоритет

Опубликовано 02.Х1.1971. Бюллетень № 33

Дата опубликования описания 4.1.1972

МПК Н 041 11/20

Комитет по делам изобретений и открытий пои Совете Министров

СССР

УДК 621.394.72 (088.8) Авторы изобретения

А. Ф. Леонов, М. Н. Коуров, Е. Б. Крылов и Ф. М. Халин

Заявитель

УСТРОЙСТВО КОММУТАЦИИ ТЕЛЕГРАФНЫХ КАНАЛОВ

Предлагаемое устройство относится к области телеграфной связи, а именно, к устройствам коммутации телеграфных каналов.

Известно устройство подобного типа, содержащее импульсный генератор-распределитель, дифференцирующую цепь, блокинг-генераторы, элементы памяти, кодово-адресную матрицу, дешифратор, логические схемы «И» и

«ИЛИ» и выходной триггер.

Однако известным устройствам свойственны краевые искажения информационных импульсов.

В предлагаемом устройстве выходы блокинг-генераторов через схему «ИЛИ» подсое. динены к блоку фиксации задержки импульсов, выход которого через блок согласования по тактам подсоединен к схеме компенсации, подключенной к выходному триггеру, а выход элемента, памяти заднего фронта посылки соединен с блоком разделения, выход которого подсоединен к схеме «И» и схеме запрета, вторые входы которых соединены с дешифратором. При таком выполнении устройства уменьшаются краевые искажения.

На чертеже приведена функциональная схема предлагаемого устройства.

В состав устройства коммутации входит дифференцирующая цепь 1, выход которой подсоединен к блокинг-генераторам 2 и 8, работающим от им пульсов соответственно положительной и отрицательной полярности. Выходы блокинг-генераторов соединены с элементами памяти 4, которые по выходу соеди5 иены с кодово-адресной матрицей 5. Кодовоадресная матрица осуществляет соединение любого входа с требуемым выходом .и соединена с дешифратором б, на выходе которого образуется импульс требуемого канала.

10 Выходы дешифратора соединены с логической схемой «И» 7 и схемой запрета 8, вторые входы которых соединены с блоком 9 разделения фиксирующих импульсов.

Логическая схема «И» 7 и схема запрета 8

1ь через схему компенсации 10 соединены с выходным триггером 11, который восстанавливает телеграфные посылки. Выходы блокинггенераторов 2 и 8 через логическую схему

«ИЛИ» 12 соединены с блоком И фиксации

20 задержки импульсов, содержащий регистр сдвига 14 и логические схемы «И» 15 — 18.

Блок 13 фиксации задержки импульсов через блок 19 согласования по тактам соединен с схемой компенсации 10, включающей регист25 ры сдвига 20 и 21, логические схемы «И»

22 — 29. Элемент памяти 4, соответствующий заднему фронту посылки соединен с блоком 9 разделения фиксирующих импульсов, выходы которого соединены с логической схемой «И»

30 7 н схемой запрета 8.

320075

Импульсный генератор-распределитель 80, являющийся тактовым источником коммутации, соединен с кодово-адресной матрицей б регистрами сдвига 20, 21, 14.

Устройство работает следующим образом.

Телеграфные посылки с выхода канала поступают на дифференцирующую цепь 1, на выходе которой образуются короткие импульсы, соответствующие переднему и заднему фронту посылки. Длительность импульсов значительно меньше длительности посылки, поэтому в промежутках между импульсами одного канала могут передаваться импульсы других каналов в групповом тракте. С выхода дифференцирующей цепи импульсы поданы на блокинг-генераторы 2 и 8, работающие от импульсов соответственно положительной и отрицательной полярности. С выходов блокинг-генераторов импульсы записываются в элементы памяти 4, а импульсы, соответствующие заднему фронту посылки, кроме того, записываются во входные ячейки блока 9 разделения фиксирующих импульсов. При считывании импульсов с элементов, памяти 4 на вход кодово-адресной матрицы происходит считывание со входных ячеек блока разделения. Таким образом в трактах адресования и разделения согласованно по тактам проходят: в первом †кодов комбинации, во втором— одиночные импульсы. Кодовые комбинации несут информацию о том, на какой из выходов дешифраторов должен быть передан поступивший импульс, а принадлежность его переднему или заднему фронту определяется импульсом,,проходящим по блоку разделения.

Импульсы с выхода дешифратора б поданы на входы схемы «И» 7 и схемы запрета 8, вторые входы которых соединены,с блоком разделения. Если поступит импульс только с выхода дешифратора, что соответствует переднему фронту посылки, схема «И» 7 не сработает, и импульс через схему запрета 8 записывается в регистр сдвига 21. Если одновременно с импульсом из дешифратора поступит импульс с блока разделения, то срабатывает схема «И» 7, и через нее импульс записывается в регистр сдвига 20, одновременно импульс с блока разделения запрещает запись в регистр сдвига 21. С выходов регистров сдвига 20 и 21 импульсы поданы на вход вы4 ходкого триггера 11, который восстанавливает первоначальную форму посылки.

Импульсы с блокинг-генераторов 2 и 3 через схему «ИЛИ» 12 записываются в регистр сдвига 14 и под действием тактовых импульсов продвигаются по нему.

В зависимости от того, каким тактом,произойдет списывание с элемента памяти, сов,падение произойдет на одной из схем «И»

10 15 — 18. Если считывание произошло первым тактом, то совпадение произойдет на схеме

«И» 15, если четвертым тактом — на схеме

«И» 18.

Схемы «И» 15 — 18 через блок 19 согласова15 ния ао тактам соединены со схемами «И»

22 — 29, вторые входы которых соединены с дешифратором. Если считывание с элемента памяти .произошло первым тактом, то импульс через схему «И» 22 или схему «И» 2á (в за20 висимости от того, какому фронту соответствует импульс) записывается в регистр сдвига

20 или 21 и появляется на выходе регистра после четырех тактов. Если считывание произошло четвертым тактом, то импульс запи25 шется через схему «И» 25 или схему «И» 29 и появится на выходе с первым тактом.

Таким о|бразом, расстояние между импульсами остается постоянным, с точностью до периода следования считывающих импульсов.

Предмет изобретения

Устройство коммутации телеграфных кана35 лов, содержащее импульсный генератор-распределитель, дифференцирующую цепь, блокинг-генераторы, элементы памяти, кодовоадресную матрицу, дешифратор, логические схемы «И» и «ИЛИ» и выходной триггер, 40 отличающееся тем, что, с целью уменьшения краевых искажений, выходы блокинг-генераторов через схему «ИЛИ» подсоединены к блоку фиксации задержки импульсов, выход которого через блок согласования по тактам

45 подсоединен к схеме компенсации, подключенной к выходному триггеру, а выход элемента памяти заднего фронта посылки соединен с блоком разделения, выход которого подсоединен к схеме «И» и схеме запрета, вторые

50 входы которых соединены с дешифратором.

320075

Редактор Е. Гончар

Заказ 3639(17 Изд. М 1541 Тир я 473 Подл ясное

ЦНИИПИ Комитета по делам изобретений и открытий прн Совете Министров СССР

Москва, Ж-35, Раушская наб,, 4 5

Типография, пр. Сапунова

Составитель Н. Герасимова

Техред Л. Евдонов

Корректоры: И Шматова и T. Бабакина