Патент ссср 415658

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

Со1оз Советских

Социвпистицебких

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Зависимое от авт. свидетельства №

Заявлено 26Х1!1.1971 (№ 1691808/18-24) М. Кл. G 06f 5/04 с присоединением заявки №

Гееударетееик!лР кемитет

Сееета М.е(кетрав СССР да делам изоаратаиий и юткеит!(й

Приоритет

Опубликовано 15.II.1974. Бюллетень ¹ 6

Дата опубликования описания 20. 311.1974!

УДК 681.325.53 (088.8) I» n т Б

l

А. А. Чечин, В. А. Ермолаев, Р. Б. Мурадов и В. В. Хазиев

Авторы изобретения

Заявитель

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА

В ПОСЛЕДОВАТЕЛЬНОСТЬ ИМПУЛЬСОВ

Предложение отпосизся к области автоматики и вычислительной техники и предназначено для преобразования цифрового кода в число-импульсный код.

Известен преобразователь двоичного кода в последовательность импульсов, содержащий в каждом разряде триггер, два веитиля, одновибратор, три дифференцирующие цепочки, а также общие схемы «ИЛИ» и инвертор; в случае изменения входного кода в момент, когда процесс преобразования предыдущеЙ кодовой комбинации не закончен, произойдет искажение выходной последовательности.

С целью повышения помехоустойчивости выход общей схемы «ИЛИ» соединен с первым входом триггера управления и через первый дополнительный вентиль — с первым входом триггера памяти, нулевой выход триггера управления соединен со входом первого дополнительного вентиля, а единичный выход соединен через дополнительную схему «ИЛИ» со входом одповибратора младшего разряда, пулевой и единичный выходы триггера памя и соединены со входами соответственно второго и третьего дополнительных вентилей, вторыс в:(оды которых соединены с выходом одновибратора старшего разряда, выход второго дот1олнительного вентиля соединен со вторым входом !риггера памяти и входом дополнительной схемы «ИЛИ», выход треп cro дополнптельпого вентиля соединен со вторым входом триггера управления.

Это позволяст повыс!пь помехоустойчивость устро11ств?1 з<1 сче т 11ск,з !Очепllя иска?1(еп01! 13hl5 ход!!о!! Последов;1тс, 11,!1ост11 1;мпулLcoI3 llpи пзмсIIpnlnl входного кода г>о время преобразования прсдыдущсй в одной кодовой комбиnànèè.

Иа чср- е?кс !рс !ставле!1и схема предлагас10 мого устройства.

Схема содержит триггеры 1, образующие запоминающий регисзр, вен-.или 2, дополнительные венти.зи 3, 4, 5, одповибраторы 6, дифферепцирую цие цепочки 7, общую схему

15 «ИЛИ» 8, выходные схемы «ИЛИ» 9, триггер памяти 10, триггер упрагления 11, иивертор

12, выхо;!ы импульсов различной 1 олярностп

13 и 14, дополнительную схему «ИЛИ» 15.

Устройство работает сзеду!о1ц!1м образом.

20 Вход!!ой параллсль ый двоичный код з lnoминается триггерами 1. 11еобходимым и достаточным условием работы схемы является изменение состояния хотя бы одного триггера.

Это означает, что при изменении параллель25 ного цифрового кода преобразователь автоматически включается в работу и генерирует последовательность импульсов, соответствующую новому значению кода. При изменении состояния какого-либо пз тр!гггсров 1 сигнал

30 с его выхода дпффсрсццируе!ся <,дпой пз днф415658

65 ференцирующих цепочек 7 (в зависимости от того, перешел ли триггер из состояния «О» в состояние «1» или наоборот); сигнал дифференцирования через схему «ИЛИ» 8 поступает иа установочный вход триггера управления 11, который, изменив свое состояние, через схему

«ИЛИ» 15 запускает одновибратор б младшего разряда и подает разрешающий потенциал иа вентиль 3.

Задний фронт импульса указанного одновибратора, продифферепцироваиный цепочкой 7, возбуждаеч входы вентилей 2 этого же разряда. В зависимости от состояния триггера младшего разряда сигнал с одного из его выходов поступает на вход соответствующего вентиля 2. Вентиль, на оба входа которого поступает сигнал, открывается и передает сигнал через выходную схему «ИЛИ» 9 ца один из выходов устройства 13 или 14, При состоянии триггера «О» сигнал (няпример, отрицательной полярности) с вентиля 2 проходит через схему 9 на выход 13. При состоянии триггера «1» сигнал с другого вентиля 2 через другую схему 9 поступает на ицвертор 12, который изменяет полярность импульса, 11oc . óпающего на выход 14. Следовательно, полярность первого импульса ца выходах преобразователя определяется состоянием триггера 1 младшего разряда. В то me время импульс с диффереццирующей цепочки 7 мллдшего разряда возбуждает одповибратор б соседнего старшего разряда, работаю.пего апялогичпо.

При возбуждении одповибряторя б слмого старшего разряда, завершающего опрос зяпомипающсго регистра, сигпял с него, продиффереццировяццый цепочкой 7, поступает пя входы вентилей 4 и 5. На втором входе вентиля 4 имеется разрешающий потенциа,ч от триггсрл памяти 10, находящегося в исходном состоянии. Вентиль 4 пропускает поступивший сигнал от одповибратора и опрокидывает триггер управления 11 в исходное состояние. Схема приходит в исходное состояние и готова к работе.

Если в процессе преобразования произойдет изменение состояния триггеров 1 запоминающего регистра, сигиа.ч через схему «ИЛИ»

8 поступает на вход вентиля 3, на втором входе которого имеется разрешающий потенциал, и изменит исходное состояние триггера памяти 10. При этом снимется разрешающий потенциал со второго входа вентиля 4, а па второй вход вентиля 5 поступает разрешающий потенциал.

При поступлении сигпяля с одцов iopaTOp3

6 старшего разряда, завершающего опрос регистра памяти, на вход вентиля 5 последний передает сигнал через схему «ИЛИ» 15 па одцовибратор б младшего разряда, который начнет повторный контрольный цикл опроса триггеров 1, что фиксирует изменения в регистре предыдущего цикла опроса. В то же время сигнал, поступивший от одцовибратора

6 старшего разряда на вход вентиля 4, пе может вернуть триггер управления 11 в псходцое состояние из-за отсутствия разрешающего потенциала на втором входе вентиля 4, что исключает возможность начала нового цикла опроса до окончания повторного контрольного цикла. Одновременно с запуском одновибратора 6 младшего разряда при повторном цикле сигнал с выхода вентиля 5 возвращает триггер памяти 10 в исходное состояние, подготовив его тем самым к приему информации о новых изменениях в запоминающем регистре. При этом снимается разрешающий потенциал со входа вентиля 5 и подается разрешающий потенциал на вход вентиля 4. После окончания повторного контрольного цикла сигпалом с одновибратора б старшего разряда триггер управления 11 возвращается в исходное состояние. Схема снова готова к работе.

Период чередования импульсов а выходе устройства равен времени отработки одцовибраторов. При состоянии «1» триггера любого разряда соответствующий импульс отрицательной полярности появляется иа выходе 13.

При состоянии «О» триггера на выходе 13 импульса пет. На выходе 14 генерируются импульсы положительной поляр ос-,и, соответствующие триггерам, находящимся в состо",ции «О».

Предмет изобретения

Преобразователь двоичного кода в последовательность импульсов, содержащий в каждом разряде триггер, выходы которого соединены через дифференцирующие цепочки со входами общей схемы «ИЛИ», а через вентили — со входами соответствующих выходных схем «ИЛИ», входы вентилей через диффереицирующую цепочку соединены с выходом одновибратора, вход которого соединен через дифференцирующую цепочку с выходом одновибратора предыдущего младшего разряда, выход одной из выходных схем «ИЛИ» соединен со входом ипвертора, триггер управления, триггер памяти, дополнительные вентили и схему «ИЛИ», отличающийся тем, что, с целью повышения помехоустойчивости, выход общей схемы «ИЛИ» соединен с первым входом триггера управления и через первый дополнительный вентиль — — с первым входом триггера памяти, нулевой выход триггера управления соединен со в одом первого дополпительного вентиля, а единичный выход соединен через дополнительную схему «ИЛИ» со входом одновибратора младшего разряда, пулевой и единичный выходы триггера памяти соединены со входами соответственно второго и третьего дополнительных вентилей, вторые входы которых соединены с выходом одновибратора старшего разряда, выход второго дополнительногo сО вторым входом триггера памяти и входом дополнительной схемы «ИЛИ», выход третьего дополнительного вептиля соединен со вторым входом триггера управления.

Составитель В. Игнатущенко

Редактор Л. Цветкова Техред А. Камышникова Корректор В. Брыксина

Заказ 1402i7 Изд. № 1277 Тираж 624 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, Ж-35, Раушская наб., д. 4,5

Типография, пр. Сапунова, 2

Патент ссср 415658 Патент ссср 415658 Патент ссср 415658 

 

Похожие патенты:

Вс-сс ehiib/- // 374597

Изобретение относится к способу и формату записи для сжатия по длинам серий информации фрагмента изображения
Наверх