Сштшда обработки данных1 т бii^f;'- vij- i^ о г^ ал

 

О П И С А Н И Е (11т

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Респуолик (61) Зависимое от авт. свидетельства (22) Заявлено Х2.08.70 (21) I462072/Щ (51) М.Kn.Q 06 I5/00 с присоединением заявки (32) Приоритет

Опубликовано ?6. 06. Щтоллетень № 2 gaza опубликования описания1512. 74Государственный комитет

Совета Министров СССР оо делам изобретений и открытий (5З) УУЦ(68I.525 (088. 8) Н.АЛальцев, Р.Ы. Аверьянова,Р.M.Асцатуров, В.П.Качков, А.П. Кондратьев, В.М. Ленкова, В.И.Овсянников,Р,Б.Пашковская, В.В. Пржиялковский, В.В. Рудаковский,Г.Д.С1бирнов и В.A.Ñóáботин. (72) Авторы изобретения (71) Заявитель

; т Б(54) СИСТЕМА ОБРАБОТКИ ДАННЫХ

Изобретение относится к вычис- лительной технике.

Известны системы обработки данных, содержащие селекторные каналы, мультиплексный канал, пульт .удавления и процессор, включаю-щии оперативную память, адресный и информационные регистры, арифметическо-логическое устройство, блок регистров, блок защиты памя— ти и устройство микропрограммного управления. Однако известная сис- . тема имеет большой состав оборудования и недостаточное быстродеиствие.

Цель предлагаемого изобретения — сократить состав оборудования и повысить быстродействие системыы.

Это достигается тем, что сис тема содержит дополнительно блок

2 управления каналами, информацион ные и управляющие входы и выходы которого соединены соответственно с информационными и управляющими

5 выходами и входами пульта управления, мультиплексного канала и селекторных каналов, адресные входы и выходы защиты - с адресными выходами и выходами защиты селек10 торных каналов, выход запросов— с входом запросоь устройства микропрограммного управления, выходы . считывания которого. подключены к одноименным входам блока управле15 ния каналами, выходы защиты которого соединейы с информационным входом блока защиты памяти, вторые информационные входы и выходы — с информационными выходами

2О и входами арифметическо-логического устройства, адресные выходыс входами адресйого регистра, оди из выходов которого подключей к комсутационнову входу блока управ25 ления каналами, третьи информа433484

3 ционные входы и вйходы которого соединены со вторыми выходами и входами информационного регистра, дополнительный информационный регистр, ко входу которого подклю- 5 чен вйход оперативнои памяти, и . олок связи, информационный вход которого соединен с выходом дополнительного информационного регистра, выход — с третьим входом информационного регистра, а управлгэщий вход — с выходом управ.ления передачами связи блока управления каналами. 15

Система обработки данных состоит из процессора I, пульта упавления 2, мультиплексного канала и двух селекторных каналов 4, щ подключенных к процессору I через блок 5 управления каналами.

Процессор предлагаемой системы предназначен для управления процессами обработки, хранения и передачи данных.

Процессор содержит арифметическо-логическое устройство б, оперативную память 7 с адреснйм регистром 8, основным.и дополнительным информационными регистрами 9 и IO, соответственно устройст во П микропрограммного управления (с постоянной памятью), блок

I2 защиты памяти и блок ГЗ регистров.

Пульт управления 2 содержит органы управления и индикации, не-, 4О обходившие для работы и управления системой обработки данных. фльтиплексный канал 3 пред- 45 назначен для подключения к процес- 45 сору устройств ввода-вывода малой и среднеи скорости и может работать в вультиплексном или монополь. ном. режиме.

Селекторные каналы 4 предназначены для подключения к процессору быстродействующих устройств вво да-вывода и могут работать только в монопольном режиме.

Блок 5 управления каналами поз воляет рассматривать цульт управле ния и каналы ввода-вывода как один физически подключенный к процессору канал. ф

Операция передачи данных начинается по специальной инструкции, которая задает адрес канала и устройства ввода-вывода и при помощи специальных управляющих слов указывает код команды. начальный адрес основной памяти, количество байтов данных, которые необходи- мо передать, управляющие признаки и ключ защиты. Ланал формирует управляющее слово устройства и хранит его на своих регистрах: в селекторных каналах на схемнйх регистрах, а в мультиплексном — в специальной области основной памяти, называемой ьультиплексной памятью.

Передача управляющей информации между процессором 1 и регистрами каналов 2, 3, 4 производится через арифметическо-логическое стройство 6, информационные шины

4 арифметическо-логического устройства процессора, блок 5 управления каналами и ийформационные шины I5 арийметическо-логического устройства каналов.

Получив команду, канал освобож., дает процессор для выполнения других инструкции.! фльтиплексный канал при готовности принять или передать байт или групцу байтов данных возбуждает запрос, который через соответствующую шину Тб управления каналами, блок 5 управления каналами и шийы Х7 запросов на микропрограммное прерывание поступает в блок И микропрограммного управления. По этому сигналу выполняется специальная микропрограмма, которая запоминает содержимое регистров процессора в специальной области оперативной памяти, называемой локальной памятью; считывает управляющее слово из ьультиплекснои памяти на регистры процессора и производит обмен данными между оперативной памятью 7 и каналом через информационные шины IB oneативнон памяти процессора блок управления каналами и ин ормационнне шины 19 оперативнои памяти каналов. Адрес данных и счетчик байтов модифицир ются микропрограммно через ари етическо-логическое устройство затем управляющее слово устройства записывается на свое место в мультиплекс433484

55

5 ную павлть и продолжается выполнение прерванной микропрограммы.

При передаче данных между селекторными каналами и оперативной памятью работа блока микропрограммного управления по. запросу канала, поступающему через блок 5 управления и шины I7 запросов на микропрограммное прерывание, приостанавливается на цикл передачи данных между оперативной памятью и каналами через информационные шины I8 оперативной памяти процессора блок 5 управления каналами и информационные нины 19 опера-,н тивной памяти каналов. При этом адрес основной памяти передается из канала через адресные шины 20 оперативной памяти канала, блок

5 управления каналами и адресные шины 2I оперативной памяти процессора в адресный регистр 8 оперативной памяти, а также ключ защиты памяти из канала через шины 22 защиты канала, блок 5 управления каналами и шийы 23 защиты процес- . сора в выходной регистр блока Х2 защиты памяти.

Так как цикл передачи данных селекторного канала может быть выполнен после любого цикла записи в основную память, а содержимое информационного регистра оперативной памяти часто используется последующими микрокомандами, в системе o6работки данных имеется дополнительный информационный регистр IO, информация в который поступает йз оперативной памяти 7 одновременно с занесением ее в основной информационный регистр 9, и, таким образом, содер.":<имое дополнительного регистра IO при микропрограммном обращении к оперативной памяти является копией основного регистра 9. При выполнении циклов передачи данных селекторных каналов всегда использует-: ся основной информационный регистр

9, поэтому после окончания этого цйкла для восстановления исходного состояния информационных регистров содержимое дополнительного информационного регистра IO оператйвной памяти передается через схему передачи 24 в основной ийформационный регистр 9 по сигналу, поступающему из блока 5 управления каналами по одной из шин 25 управления передачами в основную память.

После окончания передачи данных канал (ыультиплексный или селекторный) возбуждает запрос на микропрограммное прерывание и передает в процессор информацию о состоянии канала и устройства .ввода-вывода.

Ацреса регистров и каналов, в которые должна приниматься или из которых должна передаваться информация, указываются в микрокомандах и через шины 26 считывания полей микрокоманды, блок 5 управления каналами и шйны Тб управления каналами поступают в каналы.

IIP@U IET ИЭОЬРЕТЕЫИЯ

Система обработки данных, содержащая пульт управления, ьультиплексный канал, селекторнйе каналы и процессор, включающий оперативную память, адресный и информацион. ные регистры арифметическо-логическое устройство, блок регистров, блок защиты памятй и устройство микропрограммного управления, управляющий выход которого подключен к управляющим входам блока защиты памяти, арифметическо-логического устройства и оперативной памяти, информационный выход устройства микропрограммного управления соединен с первым информационным входом арифметическо-логического устройства и с одним из информационных выхоДов блока регйстров, другой информационный выход которого соединен со вторым информационным входом арифметическо-логического устройства, информационный выход которого подключен к информационным входам блока регистров и устройства микропрограммного управления, управляюшии вход которого соедийен с выходом блока защиты памяти, адресный вход .оперативной памяти подключен к выходу адресного регистра, а информационные входы и выходы ее соединены соответственно с выходами и входами информационного регистра, отличаюшаяся тем, что,с целью сокрашения состава оборудования и повышения быстродействия системы, она содержит дополнительно блок управления каналами, информационные и управляющие входы и выходы которого соединены соответственно с информационными и управляющими выходами

4.33484 пульта управления мультиплексного канала и селекторных каналов, адресные входы и входы защиты — с адресными выходами и выходами зашиты селекторных каналов, выход запросов — с входом запросов устройства микропрограммного управления, выходы считывания которого подкачены к одноименным входам блока управления каналами, выходы зашиты которого соединены с информационным входом блока защиты памяти, вторые информационные входы и выходы — с инс11ормационными выходами и входами арифметическо-логического устройства, адресные выходы — с входами адресного регистра, 8 один из выходов которого йодклачен к коммутационному входу блока управления каналами, третьи информа— ционные входы и вйходы которого соединены со вторыми выходами и входами информационного регистра, дополнительный информационный регистр, ко входу которого подключен вйход оперативнои памяти, и

ig блок связи, информационный вход которого соединен с выходом дополнительного информационного регистра выход — с третьим входом ин1 ормационногорегистра, а уп15 равляющий вход — с выходом управления передачами связи блока управления каналами.