Коммутирующее устройство

 

l90 о и и 1 ж н-и,е,, ИЗОБРЕТЕНИЯ (щ 48О"

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 17.09.73 (21) 1960118/26-9 с присоединением заявки № (23) Приоритет

Оп блит(овано 05.08.75. Бюллетень,¹ 29 (51) М. Кл. Н 03k 17/02

Н 031(17/60

Н 03k 17/78

Государственный комитет

Совета Министров СССР по делам изобретений и открытий (53) УДК 681.3.055 (088.8) Дата опубликования описания 16.01.76 (72) Авторы изобретения Б. П. Подборонов, Е. М, Кольман, А. В. Фурман и В. В. Шевчук (71} Заявитель (54) КОММУТИРУЮЩЕЕ УСТРОЙСТВО

Изобретение относится к радиотехнике, может быть использовано для коммутации параметрических первичных преобразователей сопротивления.

Известно коммутирующее устройство, содержащее блок автономного управления с интерфейсным блоком, к которому подключены двоично-десятичные счетчики с дешифраторами, а также устройство индикации, ключевые

МОП-транзисторные матрицы первой ступени и ключевую МОП-транзисторную матрицу второй ступени.

Цель изобретения — повышение надежности устройства — достигается тем, что в предлагаемое устройство введены две дополнительные диодно-оптронные матрицы, причем первая из них соединена с управляющими шинами всех ключевых МОП-транзисторных матриц первой ступени, параллельно подключенных к управляющим шинам, вторая— с ключевой матрицей второй ступени. При этом первая оптронная матрица подключена к выходам двух дешифраторов, а вторая— к выходу третьего дешифратора; ключевые

МОП-транзисторные матрицы первой и второй ступеней соединены с дополнительным блоком компенсации, На фиг. 1 показана блок-схема коммутирующего устройства; на фиг. 2 — изображены диодно-оптронные матрицы с устройством управления; на фиг. 3 представлена принципиальная электрическая схема ключевых

МОП-транзисторных матриц с блоком компенсации.

Коммутирующее устройство содержит блок автономного управления 1, подключенный к интерфейсному блоку 2, к которому поступает информация от вычислительной машины, двоично-десятичные счетчики 3 — 5, устройство индикации 6, дешифраторы 7 — 9, преобразующие двоичный код в десятичный; диоднооптронные матрицы 10, 11. Счетчики 3 — 5 связаны с блоком 2 и дешифраторами 7 — 9. Дешифраторы 8, 9 управляют дподно-оптронной матрицей 10, а дешифратор 7 — диодно-оптронной матрицей 11.

Ключевые МОП-транзисторные матрицы 12 (в данном случае рассматривается 16 матриц) первой ступени коммутации параллельно подключены к выходу диодно-оптронной матрицы 10. Ключевая МОП-транзисторная матрица 13 второй ступени коммутации управляется сигналами с диодно-оптронной матрицы 11.

С целью активной компенсации сопротивлений линий связи и сопротивлений последовательно включенных открытых ключевых элементов первой и второй ступеней к матрицам 12 и 13 подключен блок компенсации 14.

30 Работает устройство следующим образом.

480290 г

Зо

При подаче управляющих кодов с блока автономного управления 1 или интерфейсного блока 2 в двоично-десятичные счетчики 3—

5 заносится определенное число. Дешифраторы 7 — 9 преобразуют двоичный код в десятичный, я соответствующие потенциалы с шин дешифраторов 8, 9 (фиг. 2) управляют диодно-оптронной матрицей 10. При этом зажигается только один оптрон.

Для управления МОП-транзистором необходимо подать на его затвор положительный потенциал, равный максимальному положительному значению коммутируемого сигнала. С этой целью резисторы 15 — 24 объединены общей шиной, на которую подается положительный потенциал.

Отрицательный потенциал, подаваемый на общую шину фотодиодов, выбирают из условиях требуемых режимов управления МОПтранзисторов и учета последовательного соединения ключевых элементов первой и второй ступеней коммутации.

Из диодно-оптронной матрицы выходят сто управляющих шин, которые подключены к соответствующим управляющим входам ключевых МОП-транзисторных матриц 12 (например, шина с потенциалом Ui подключена к первым входам, с потенциалом Uq — ко вторым входам и т. п.) (фиг. 2, 3). Например, при отрицательном потенциале Ui (фиг. 3) открываются МОП-транзисторы 25, 27, 29, 31

33, 35, 37, 39 (открытые МОП-транзисторы на фиг. 3 условно обведены кружками). Для управления второй ступенью коммутации (фиг. 2) двоичный код со счетчика 5, преобразованный в десятичный дешифратором 7, зажигает один из оптронов. Таким образом на управляющие входы МОП-транзисторной матрицы 13 второй ступени коммутации подается отрицательный потенциал (например, Ui).

В этом случае (фиг. 3) открываются только МОП-транзисторы 43, 44, 46, 48. Таким образом к блоку компенсации подключается только первичный преобразователь. МОПтранзисторы 27, 42 и 35, 36 образуют коммутируемые силовые цепи, а МОП-транзисторы

31, 44 и 39, 48 — цепи отрицательной обратной связи. Таким образом, блок компенсации компенсирует номинальные сопротивления соединительных линий связи и сопротивление последовательно включенных открытых МОПтранзисторов и их вариации. Поэтому вариации сопротивлений соединительных линий и последовательно включенных открытых МОПтранзисторных ключевых элементов от изменения внешних климатических условий не влияют на метрологические характеристики устройства.

Для коммутации большого количества первичных преобразователей необходимо всего два операционных усилителя, так как коммутация происходит последовательно или адресно, но во всех случаях ко входу измерительного устройства (точки 49 и 50 на фиг. 3) подключается только один первичный преобразователь.

Использование оптоэлектронных элементов в управляющих цепях позволяет применить матричную схему управления и существенно сократить количество логических элементов в дешифраторах.

Кроме того, с помощью этих элементов обеспечена полная гальваническая развязка уровней логических сигналов управления от уровней сигналов в измерительной цепи.

Предмет изобретения

Коммутирующее устройство, содержащее блок автономного управления, связанный с интерфейсным блоком, к которому подключены двоично-десятичные счетчики с дешифраторами, а также устройство индикации, ключевые МОП-транзисторные матрицы первой ступени и ключевую МОП-транзисторную матрицу второй ступени, о т л и ч а ю щ е е с я тем, что, с целью повышения его надежности, в него введены две дополнительные диоднооптронные матрицы, причем первая из них соединена с управляющими шинами всех ключевых МОП-транзисторных матриц первой ступени, параллельно подключенных к управляющим шинам, вторая — с ключевой матрицей второй ступени, при этом первая оптронная матрица подключена к выходам двух дешифраторов, а вторая — к выходу третьего дешифратора, при этом ключевые МОПтранзисторные матрицы первой и второй ступеней соединены с дополнительным блоком компенсации.

480190

Ug соЫ.7

1(орректор Т. Фисенко

Редактор Б. Федотов

Заказ 3225/11 Изд. № 29 Тираж 902 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, К-35. Раушская наб., д. 4/5

Типография, пр. Сапунова, 2

Составители Л. Слащинина

Техред 3. Тараненко

j .1

Коммутирующее устройство Коммутирующее устройство Коммутирующее устройство Коммутирующее устройство 

 

Похожие патенты:

Би5лис.?т // 389627

Изобретение относится к синхронной динамической памяти с произвольным доступом

Изобретение относится к электронной технике, конкретно к электронной коммутационной технике, и может быть использовано, например, в устройствах телеметрии и вычислительной техники

Изобретение относится к импульсной технике и может быть использовано в коммутационных устройствах с гальванической развязкой. Техническим результатом является возможность ограничения тока в оптоэлектронном реле и повышение его надежности. Оптоэлектронное реле состоит из первого светодиода и оптически связанной с ним матрицы последовательно включенных фотодиодов, устройства разряда, содержащего резистор, устройства ускорения разряда, выполненного на n-МОП и p-МОП транзисторах, двух фотодиодах и конденсаторе, устройства защитного, содержащего светодиод, зашунтированный резистором, и фототранзистор, и коммутирующего устройства, содержащего n-МОП транзистор. 1 ил.
Наверх