Устройство для деления в числоимпульсном коде

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (») 488207

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 23.01.73 (21) 1878708,(18-24 с присоединением заявки №

Государственный KOMHTBT

23 Приоритет

Совета Министров СССР ло делам изобретений Опубликовано 15.10.75. Бюллетень № 38 (51) М. Кл. G 06f 7/44 (53) УДК 681.3(088.8) и открытий

Дата опубликования описания 16.01. 6 (72) Авторы изобретения (71) Заявитель

А. Б. Олевский и Г. Н. Коголь

Ордена Трудового Красного Знамени челябинский металлургический завод (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ

В ЧИСЛО-ИМПУЛЪСНОМ КОДЕ

Предлагаемое изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах технологической автоматики, требующих выполнения операции деления при поступлении делимого в число-импульсном коде.

Известно устройство для деления в числоимпульсном коде, содержащее блок памяти, счетчик частного, счетчик делимого, триггеры управления, логические схемы «И» и «ИЛИ».

Известное устройство для осуществления операции деления двух наперед заданных чисел требует значительных затрат оборудования и предъявляет повышенные требования к быстродействию аппаратуры, так как каждая единица частного формируется путем последовательного вычитания числа импульсов, равного коду делителя.

Целью предлагаемого изобретения является сокращение оборудования.

Это достигается тем, что устройство содержит реле, обмотки которых соединены с соответствующими выходами блока памяти, BblxOды разрядов декады счетчика делимого подключены к первым четырем входам схем «И» через контакты реле, пятый и шестой входы первой схемы «И» подключены к «нулевым» выходам триггеров управления, пятые входы остальных схем «И» подключены к «единичным» выходам соответствующих триггеров управления, а шестые входы к «нулевым» выходам соответствующих триггеров управления, выходы схем «И» соединены со входамп схемы «ИЛИ», выход которой подключен к входу схемы сброса, выход которой подключен к входу счетчика делимого, выход первой схемы «И» подключен к входу счетчика частного, выходы остальных схем «Й» соединены с входами сброса соответствующих триггеров управления, единичные входы триггеров управления соединены соответственно с выходами мл адш их декад счетчика ч асти ого.

На чертеже приведена схема предлагаемого

15 устройства для деления в число-импульсном коде.

Предлагаемое устройство содержит блок памяти 1, декаду 2 счетчика делимого, схемы

«И» 3, 4 и 5, схему «ИЛИ» 6, схему сброса 7, 20 триггеры управления 8 и 9, схему «ИЛИ» 10, двоично-десятичную декаду 11, схемы «ИЛИ»

12 и 14, двоично-десятичные декады 13, 15 и

16 счетчика частного. Блок памяти содержит блоки электромагнитных реле 17, 18 и 19 и

25 блоки выходных усилителей 20, 21 и 22.

Предлагаемое устройство работает следующим образом.

В двопчно-десятичный счетчик частно-о по входам d. вводится делитель в параллельном

30 или число-импульсном кодах и запоминается

488207 в блоке памяти 1, содержимое счетчика час1ного после запоминания гасится, С помошью контактов рслс осущссти IHcicH коммутация соответствующих выходов декады

2 счетчика делимого со входами схем «И» 3, 4 и 5, причем ко входам схемы «И» 3 подключены контакты реле старйего разряда дслптеля, ко входам схемы «И» 4 — второго разряда делителя, ко входам схемы «И» 5 младшего разряда делителя. Коммутация элементов схемы, приведенной па чертеже, выполнена таким образом, что делитель и частное принимаются условно умноженными Hа 10-".

Это исключает установку дополнительных декад частного без снижения точности деления.

Пусть, например, делитель равен 825, тогда все расчеты ведутся на делитель, равный 8,25.

При поступлении в декаду счетчика делимого каждых восьми импульсов делимого на выходе схемы «И» 3 появляется импульс, через схему «ИЛИ» 10 в декаду 11 заносится «1», а через схему «ИЛИ» 6 и схему сброса 7 декада устанавливается в состояние «О». После прохождения в счетчик частного десяти импульсов триггер управления 8 устанавливается в состояние «1», схема «И» 3 закрывается, а схема «И» 4 открывается. Как только в декаду 2 поступит два импульса делимого, на выходе

«И» 4 появляется импульс, триггер управления 8 и декада 2 устанавливаются в состояние

«О», схема 4 закрывается, а схема «И» 3 открывается.

После прохождения в счетчик частного сотого импульса триггеры управления 8 и 9 устанавливаются в состояние «1», открывается схема «И» 5.

При поступлении пяти импульсов в декаду

2 на выходе схемы «И» 5 появляется импульс, триггер управления 9 и декада 2 устанавливаются в состояние «0», открывается схема «И»

11ослс прохождения двух имп льсов Б дска;Iy 2 импульс появляется на выходе «Н» 1, триггер управления 8 и декада 2 устанавливаются в состояние «О», открывается схема «11»

5 3 и снова дастся разрешение H", прохождение импульсов в декаду 11 счет гика частного. Таким образом, после прохождения 825 импульсов делимого H с|етчикс частного будет записано число, р".вцос 100.

Предмет изобретения

Устройство для деления в число-импульсном

)5 коде, содержащее схему сброса, блок памяти, счетчик частного, декаду счетчика делимого, триггеры управления, логические схемы «И» и

«ИЛИ», отличающееся тем, что, с целью сокращения оборудования, устройство содер20 жит реле, обмотки которых соединены с соответствующими выходами блока памяти, выходы разрядов декады счетчика делимого подключены к первым четырем входам схем «И» через контакты реле, пятый и шестой входы

25 iiepBQH схемы «И» подключены K «нулевым» выходам триггеров управления, пятые входы остальных схем «И» подключены к «сдиничным» выходам соответствующих триггеров управления, а шестые входы — к «нулевым» выходам соответствующих триггеров управления, выходы схем «И» соединены со входами схемы «ИЛИ», выход которой подключен к входу схемы сброса, выход которой подключен к входу счетчика делимого, выход первой схемы «И» подключен к входу счетчика частного, выходы остальных схем «И» соединены с входамн сброса соответствующих триггеров управления, единичные входы триггеров управления соединены соответственно с выходамп младших декад счетчика частного.

488207

Г ) )l

Редактор Б. Нанкина

l;орректор Н. Ау»

Заказ 3267/11 Изд. Л 1877 Тираж 679 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

Москва, gl(-35, Ра шская наб., д. 4.5

Тппогпафпя, пр. Сапунова, 2 о ь

М!

Г! ((1 Г, 1 !

t f ! т т

Составитель А. Зубков

Текред Т. Курилко

Устройство для деления в числоимпульсном коде Устройство для деления в числоимпульсном коде Устройство для деления в числоимпульсном коде 

 

Похожие патенты:

Изобретение относится к вычислительной технике и представляет собой умножитель двоичных шестнадцатиразрядных чисел со знаком, выраженных в прямом коде, может быть использовано в высокопроизводительных вычислительных системах физического эксперимента

Изобретение относится к области вычислительной техники и может быть использовано при создании специализированных вычислителей для кодирования и декодирования информации, защищенной помехоустойчивым кодом. Технический результат – упрощение способа за счет использования мультипликативной формы представления элементов конечного поля через элементы подполей и уменьшения объема памяти. Для этого при умножении элементов конечных полей сначала элементы конечных полей из аддитивной формы представления с помощью таблично заданных функций переводят в мультипликативную форму представления через элементы подполей, по таблицам индексов подполей находят индексы элементов подполей, выполняют умножение и деление элементов конечных полей через индексы подполей, для чего сначала по таблицам индексов подполей находят индексы сомножителей, затем складывают эти индексы по модулю n-1, где n - число элементов в подполе, и по таблице антииндексов находят произведение. При делении элементов подполей сначала по таблицам индексов подполей находят индексы делимого и делителя, затем вычитают из индекса делимого индекс делителя, приводят по модулю n-1 и по таблице антииндексов находят частное. Затем переводят с помощью таблично заданных функций произведение и частное из мультипликативной формы представления элементов конечных полей в аддитивную форму представления. 3 з.п. ф-лы, 1 ил., 6 табл.
Наверх