Частотно-импульсное множительноделительное устройство

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АеИ ОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республнк (61) Дополнительное к авт. свид-ву (22) Заявлено 03.01.74 (21) 1988853/18-24 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 25.12.75 Бюллетень № 47 (45) Дата опубликования описания 06.О476

Госудврственный комитет

Совете Министров СССР по делам изооретенчй и открытий (72) Автор . изобретения

Б. В. Чистяков (71) Заявитель (54) ЧЛСТОТНО-ИМПУЛЬСНОЕ МНОЖИТЕЛЬНО-ДГЛИТЕЛЬНОЕ

УСТРОЙСТВО

Изобретение относится к автоматике и вычислительной технике.

Известные частотно-импульсные множительно-делительные устройства, содержашие элементы И", входной триггер, выход которого через первый элемент "И" подклю, чен к первому входу первого счетчика импульсов,. не обеспечивают высокой точности I

Вы числ ни й, Е1ель изобретения — повышение его точности.

Достигается это, благодаря тому, что устройство содержит регнстр памяти, второй счетчик импульсов, элемент «ИЛИ", триггеры и элементы задержки, причем вы-. 15 ходы первого счетчика импульсов через второй и третий элементы И" подключены к первому и второму входам регистра памяти, выходы. которого .через четвертый и пятый элементы "И" соединены с первым и вто- 20 рым входами второго счетчика импульсов, третий вход которого подключен к шестому элементу И", а выход — к первому входу элемента «ИЛИ" и к другим входам четвертого и пятого элементов "И . Второй вход 25 элемента "ИЛИ соединен с третьим входом регистра памяти, с входами первого и второго элементов задержки и с входом входного триггера. Третий вход элемента "ИЛИ" подключен. к выходу седьмого элемента «И" выход входного триггера подключен к последовательно соединенным восьмому элементу "И, третьему элементу задержки, первому триггеру, выход которого соединен с первыми входами девятого и седьмого элементов "И, причем второй вход девятого элемента «И" подключен ко вторым входам восьмого и первого элементов "И", а второй вход седьмого элемента «И подключен к первому входу шестого. элемента «И»,. причем выход девятого элемента И через второй триггер соединен с третьим входом восьмого элемента "И". Второй и третий входы шестого элемента «И подключены соответственно к первому выходу третьего триггера и к первому входу десятого элемента "И", выход которого подключен через четвертый элемент задержки, четвертый триггер и одиннадцатый элемент «И к входу третьего триггера, второй выход

496556 которого подключен к первому входу двенад- .. цатого-элемента- H p его второй вход соединен -с-Ютоф4м, цхфдом десятого эле1 .-.»»: ° ° " мента" И, а вйхрд -«c вторым входом оДйййМщамйМ жемеитЬ И», причем вход четвертого элемента задержки подключен к входу второго триггера.

На чертеже дана функциональная схема частотно-импульсного множительно-делительного устройства.

Устройство состоит из счетчиков импуль-, сов 1 и 2, регистра naìÿòè 3, входного триггера 4, триггеров 5- 8, элементов "И"

9-20, элемента ИЛИ" 21, элементов 22-

25 задержки, клемм 26-29 подачи сигналов и выходной клеммы 30.

Устройство работает следующим образом. Выходные сигналы первой последова. тельности с частотой следования г, характеризующие один из сомножителеи, пода-1 ются на клемму 26. Сигналы второй после- довательности с частотой следования

Р характеризующей другой сомножитель, подаются на клемму 28. Сигналы третьей последовательности с частотой следования

Р, характеризующие делитель, подаются иа клемму 29. Далее сигналы последова- тельности с частотой F подаются на один йз входов элемента»И 10, сигналы с частотой ) - на входы элементов И

15 и 16 и сигналы с частотой F3 - на вход элемента "И» 9, В исходном состоянии счетчики 1 и 2, регистр памяти 3 и триггеры обнулены.

В момент t на клемму 27 подается сигнал разрешения. При этом первый после момента импульс, подаваемый на клемму 26, проходит через элемент И» 15, переводит входной триггер 4 в единичное

I состояние, а также проходит на вход устройства (на выходную клемму 30) через элемент ИЛИ" 21. В результате перевода триггера 4 в единичное состояние на элемент И". 9 и на вход счетчика 1 начинают проходить сигналы делителя с частотой . T (периодом Т ), которые накапливаются в счетчике 1 до момента поступ- ления следующего входного сигнала на кле му 26.

Очевидно, что частота г должна быть больше частоты 71 в несколько раэ и что количество импульсов с частотой поступавших в течение периода Т1 послед вательности импульсов с частотой 7 на вход счетчика 1 определяется как

В- А (1)

С поступлением на клемму 26 следующего (второго после подачи сигнала разрешения) импульса информация, накопленная в счетчике 1, передается через элемент «И 11, 12 в регистр памяти 3 и в счетчик 2, где запоминается, а счетчик 1 обнуляе гся. Не10 обходимый временной сдвиг между" моментами передачи информации и обнулением счетчика 1 осуществляется с помощью элементов задержки 24, 25. Далее процесс повторяется. С приходом каждого последую щего импульса иэ последовательности с частотой следования 7, он проходит на вы1 ход устройства и,кроме того, осуществляется обнуление регистра памяти 3, а также передача накопленной в счетчике 1 информации в регистр памяти 3. Сигналы на счетный вход счетчика 2 подаются с задержкой на один период частоты следова= ния подаваемых на клемму 26 сигналов.

Это необходимо для нормального функцио нирования устройства, так как в первый период частоты следования г" определяется информация, определяемая выражением (1 ), которая далее используется для получения импульсной последовательности, характеризующей результат. Для осуществления по дачи сигналов на вход счетчика 2, начи ная с момента подачи второго после сигнала разрешения импульса из последоваЗЬ тельности с частотой служит схема

1 ! состоящая из .триггеров 5, 6, элементов И" 16, 17 и элемента задержки 22 °

После подачи сигнала разрешения на клем-. м му 27 в момент / .первый после момен 1 та . сигнал из импульсной последовательности с частотой Я проходит на вы-, 1 ходы элементов "И 15 и 16. При этом

45 с выхода элемента И" 15 он. поступает через элемент задержки 22 на счетный вход триггера 5, переводя его из нулевого в единичное состояние. Очевидно, что при этом сигнал с выхода элемента»И» 16 не проходит на выход элемента И" 17, гак . аК как отпирающий сигнал с триггера 5 подается на его вход с задержкой эа счет элемента задержки 22. При поступленииследующего сигнала на клемму 26 сигнал с выхода элемента И" 16 проходит на вы-< ход элемента И" 17, переводя триггер 6 в единичное состояние. В результате откры-. вается элемент "И" и на вход счетчика 2 начинают подаваться импульсы с частотой

60 следования 7 . С переводом триггера 6 (2) в единичное состояние элемент И 16 за чим окончательное выражение для периода пирается для сигналов, подаваемых на клем- выходной частоты следования импульсов му 26. Для получения информации о резуль Т1 тате в течение первого периода частоты F1 т =т 1 вых 2 (3)

Т у кит схема, состояшая из элементов И"

7 8 „ 8 РЖ Н ЧаС о* « Р

F, F ки 23. После подачи сигнала разрешения вы (4) на клемму 27, прохождения импульса с Таким образом на выходе устройства

Е3 клеммы 26 через элемент «H" 15 и пере имеет место результат множительно-деливода триггера 4 в единичное состояние на

10 тельной операции с равномерным распреде выход элемента И" 18 проходит сигнал лением выходных сигналов, что сушествен

,последовательности с частотой Р3 (с клем но повышает точность вычислений, мы 29). Одновременно импульс с клеммы .29 подается на вход элемента «И 19. С

;выхода элемента И 18 сигнал чеРез эле- rl р е д м е т н з 0 б р мент задержки 23 проходит на счетный вход триггера 7, переводя его в единичное Частотно-импульсное множительно-дели- состояние. При этом открывается элемент тельное устройство, содержащее элементы

И" 20 и на его выход проходят сигналы И", входной тРиггеР., выход котоРого «P+

28. указанные сигналы далее пеРвый элемент "И" дключен K первому через элемент "ИЛИ" 21 подаются на вы- входу первого счетчика импульсов, о т л я ходную клемму 30 Устройства, образуя пер- ч а ю ш е е с я тем, что, с целью новь =, вь е сиги ы результата. При поступлении шения точности вычислений, опо содержит с едуюшего сигнала с клеммы 29gcpe6 Регистр памЯти, втоРой счетчик импУльсов, а аты- 5

BGIoT триггеры 7 и 8,. в результате чего, элемент "ИЛИ", триггеры и элементы заз пираются элементы И 18, 19, 20 и,держки, пРичем выходы пеРвого счетчика подача импульсов с Клеммы 28 на выход импульсов через второй и третий элементы

1 устройства прекращается, что необходимо И подключены к первому и второму вхо-, я нормального функционирования устрой-; дам РегистРа памЯти, выходы которого через четвертый и пятый элементы "И соедйЯ процессе функционирования устройст иены с пеРвым и втоРым входами втоРого ва информ ция в счетчике 2, который ра- ..счетчика импУльсов, тр1тий вход котоРого

«« ботает в режиме вычисления, имеет вид, подключен к шестому элементу И, а вы отраженный позицией 9. Сигналы пересче- ход — к первому входу элемента «ИЛИ» и та с выхода счетчика 2 подаются через к другим входам четвертого и пятого элеэлемент ИЛИ" 21 на выходную клемму 30 ментов И, второй вход элемента ИЛИ« образуя равномерную последовательность .соединен C третьим входом регистра памя- импульсов, характеризующую результат, а ти, со входами первого и второго элемен- т е на ра яюшие входы элементов (тов задержки и с входом входного трпгге-. Нг 13, 14, B результате этого информа-,ра, тРетий вход элемента ИЛИ подключен ция, з помненная в регистре памяти.3, пе„,к выходу седьмого элемента И, выход риодически передается через элементы «Н» входного тРиггеРа подключен к последова13 14-в счет ик 2, образуя его исходную .тельно соединенным восьмому эл™н у И, r тавку. B зависимости от величины исход- 45,третьему элементу. задержки, первому триг . ной уставки на выходе счетчика 2 устанав-,геру, выход которого соединен с первыми ливается вполне определенная частота, При: вход™ девятого и седьмого элементов И, этом ка цый последуюший импульс частоты пРичем втоРой вход девЯтого элемента И

7 осушествляет периодический сброс подключен ко вторым входам восьмого и первого элементов »И", а второй, вход cyps» старой..информации в регистре 3 и запись мого элемента И" подключен к первому новой информации. входу шестого элемента «И», причем выход девятого элемента "И через второй триггер чевидно, что период последовательности соэдинен с третьим входом восьмого элем6нимпульсов на выходе счетчика 2 определя55. та "И», второй и третий входы шестого эле-ется выражением

Т =Т

1 .мента И" подключены соответственно к вых 2 1,первому выходу третьего триггера и к пер»

1 где T — период последовательности импуль-., вому входу десятого элемента «И, выход сов, действующий на входе счетчика 2., которого подключен через четвертый эле 2

Подставляя выражение (1) во (2) > п у 60 мент задержки, четвертый триггер и один496556

Тираж 679

По;.пискове

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 надцатый элемент "И" к входу третьего триггера, второй выход которого подключен к первому входу, двенадцатого элемента "И", второй вход которого соединен со вторым

Ззказ 4763/1344 Изд. Ы 1)Я входом десятого элемента .И", а выходс вторым входом одиннадцатого элемента

"И", причем вход четвертого элемента задержки подключен к входу входного триггера.

Частотно-импульсное множительноделительное устройство Частотно-импульсное множительноделительное устройство Частотно-импульсное множительноделительное устройство Частотно-импульсное множительноделительное устройство 

 

Похожие патенты:

Изобретение относится к радиоэлектронике и может быть использовано в вычислительных устройствах для реализации перемножения страниц операндов с любым сочетанием знаков

Изобретение относится к автоматике и вычислительной технике и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано в высокоскоростных арифметико-логических устройствах, в том числе для вычисления быстрого преобразования Фурье и сверток по методу Винограда

Изобретение относится к цифровым умножителям и предназначено для умножения цифрового сигнала (ЦС) на сигнал в форме периодической волны, преимущественно синусоидальной

Изобретение относится к области вычислительной техники и может быть использовано для построения систем передачи и переработки дискретной информации

Изобретение относится к техническим средствам информатики и вычислительной техники и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых устройств умножения в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для синтеза арифметико-логических устройств, для создания быстродействующих и высокопроизводительных цифровых систем, выполняющих операцию деления чисел в прямых кодах

Изобретение относится к вычислительной технике и может быть использовано для построения вычислительных систем с повышенной достоверностью выдаваемых данных

Изобретение относится к области устройств обработки, соответствующего программного обеспечения и программных последовательностей, которые выполняют математические операции
Наверх