Устройство согласования грубого и точного отсчетов кодовой информации


G08C9 - Системы для передачи измеряемых переменных величин, управляющих или подобных сигналов (пневмогидравлические передающие системы F15B; чувствительные элементы для определенных физических переменных см. в соответствующих подклассах, например классов G01,H01; индикаторные или регистрирующие устройства см. в соответствующих подклассах, например G01D,G09F; механические средства для преобразования выходного сигнала чувствительного элемента в различные переменные величины G01D 5/00; мостовые схемы с автоматической балансировкой G01R; управление положением вообще G05D 3/00; механические системы управления G05G; системы для передачи только сигналов "включено-выключено", системы для передачи сигналов тревоги G08B;

 

Союз Советских

Социалистических

Республик (11) 542219

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) ЗаявленоО2 1О 75 (21) 2177512/24 с присоединением заявки № (23) Приоритет (43) Опубликовано05.О1.77. Бюллетень № 1 (45) Дата опубликования описания 29.03.77 (51) М. Кл.

6О8 С 9/ОО

Государственный комитет

Совета Министров СССР по делаи изооретений и открытий (53) УДК 681.34 (O88. 8) О. А. Горяинов, М. А. Габидулин, Н. К. Бухардинэв, Б. Т. Гэловченкэ, A. В. Корниенкэ, А. Г. Антэщенкэ и N. A. Редкэзубэв (72) Авторы изобретения

Московский институт радиотехники, электроники и автоматики (71) яв тели и Специальное конструкторское бюро Ордена Трудового Красного Знамени

) Заявители института кристаллографии им. А. В; Шубникова (54) УСТРОЙСТВО ДЛЯ СОГЛАСОВАНИЯ ГРУБОГО

И ТОЧНОГО ОТСЧЕТОВ КОДОВОЙ ИНФОРМАЦИИ

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в мнэгэотсчетных преобразователях "угол-фаза-временной интервал-коц" цля сэгласэвания грубого и точного отсчетов.

Известно устройство цля сэгласэвания грубогэ и тэчногэ отсчетэв кодовой инфэрмации, сэцержащее блоки задержки импульсов и логические схемы И, ИЛИ 111.

Недостатком такогэ устройства является невысэкая пэмехэустэйчивость.

Известны также устройства, содержащие блок задержки импульсов, BxogbI кэтэр ого подключены к одним вхэдам сборки элемен- 15 тов И-ИЛИ (2).

Невысокие нацежнэсть и быстродействие такого устройства эбусловлены необходи- . мостью преобразэвания информации в код точного отсчета. 20

11елью изобретения является повышение надежности и быстродействия устройства.

Эта цель достигается тем, что в предложенное устройство введен преобразователь фазы тэчногэ отсчета в параллельный код, 25 выходы кэтэрэгэ пэдключены к цругим вхэцам сээтветствующих элементов И-ИЛИ.

На фиг. 1 представлена структурная схема предлагаемого устройства; на фиг. 23 — варианты схемы преэбразэвателя фазы тэчногэ этсчета B параллельный кэд.

Устрэйствэ содержит преобразователь 1 фазы точного отсчета в параллельный кэц

М М

С (гце С вЂ” числэ сочетаний изт пэ

Т1. и.

1) сборку из элементов И вЂ” ИЛИ 2, каждый из которых состоит из тт двухвходовых элементов, и эднэгэ тт -вхэцэвэгэ элемента ИЛИ, блэк 3 задержки импульсэв, выходы которого подключены к эдним вхоцам сборки элементов И-ИЛИ, к другим вхэдам которых подключены сээтветствующие выхэды преэбразователя 1.

Преобразователь 1 (фиг. 2) сэстэит из старт-стэпнэгэ распределителя 4 íà тl выхэдов и тт Д-триггеров 5, Д-вхоцы триггерэв 5 связаны с соответствующими выхэдами распределителя 4, а прямые выхоцы триггеров 5 являются выходами преобразователя 1.

Преобразователь 1, показанный на

542219

3 фиг. 3, состоит из й/2 — фазного .импульсного фазорасшепителя 6, Й -триггеров 5 и,цешифратора 7. Выходы фазорасщепителя

6 связаны с и — входами триггеров. Прямые и инверсные выходы триггеров 5 связаны со входами цешифратэра 7, и выходов которого являются выходами преобразователя 1.

Предлагаемое устройство работает слецующим образом.

Ю

Опорные импульсы, относительно которых измеряются фазовые сцвиги точного отсчета и фазовые импульсы точного отсчета поступают на входы преобразователя 1. В зависимости от расположения фазовых импульсов точного отсчета на временной оси относительно опорных импульсов Hà i — - ом выходе преобразователя 1 возникает единичный потенциал, который, поступая на первый вход j -гэ элемента сборки элементов ИИЛИ 2, разрешает прохождение задержанного фазэвэго импульса грубого отсчета с

1 -го выхода блока 3 задержки импульсов через сборку элементов И-ИЛИ 2. Величина задержки импульса грубого отсчета Г при этом равна

2(-1 ) " Г

1 2.и где П вЂ” число шагов квантования фазы точ — -.

ЗО ногэ отсчета преобразователя 1, 1 — 1, 2,..., и — номер шага, на котором в текущий момент находится фаза точногэ отсчета, С вЂ” величина шага квантования времен-З

2 ного интервала грубого отсчета.

Как видно из вышепривеценной формулы при увеличении (уменьшении) 1 Г1 уменьшается (увеличивается). Этэ связано с тем, что изменение фазы импульсов точного отсчета в пределах от О до Т (гце Т вЂ” период фазэвогэ напряжения тэччэго отсчета) и, слецовательно, изменение а от "1" до й. соответствует перемещению фазы импульсов грубогэ отсчета в пределах одного шага 45 квантэвания < or О до Г, Из-за norz решности преобразования грубого отсчета имеется зона возможных значений фазы импульсовгрубого отсчета, поэтомудля исключения ошибок преобразования грубого отсчета фа- о зовый импульс грубого отсчета сдвигают относительно его текущего значения в ту или иную сторону по временной оси. Однако создать отрицательную временную задержку фазового импульса грубого отсчета при начальной юстировке датчиков невозможно, поэтому начальн ое значение фазы груб огo отсчета сдвигают в сторону уменьшения на величину ь 9„ / Z, что учтено в вышеприведенной формуле.

Таким образом, состояние прямых выходов триггеров 5 образуют параллельный кэд.

Преобразователь 1, показанный на фиг. 3, работает следующим образом. Кажцый раз при поступлении: фазового импульса тэчногэ отсчета на С-входы триггеров 5, П/2

К -триггеров 5 фиксируют значения импульсных напряжений, опорных импульсов, поступающих на их Д вЂ” входы с выходов импульсного фазорасшепителя 6. Сигналы с пря— мых и инверсных выходов триггеров 5 поступают на входы дешифратора 7. В результате на его 1 -ом выхоце формируется единичный потенциал, представляющий собой

1 параллельный кэд С . Логическая функ и ция 7 для 1 -го выхода дешифраropa 7 может быть представлена в виде

1 1 1+ где М. — сээтветственнэ сигналы с прямого и инверсного выходов 1 -гэ и (ч+ 1 )го триггеров 5, причем для 1>ll(Z V = V П/2

1 1 ) ц.

1+1 1+4- х /2

Преобразователь 1, показанный на фиг. 3, целесообразно использовать при наличии источника многофазного напряжения, так как при этом схема преобразователя упрощается.

Надежность работы предлагаемого усл ройства повышена, так как оно допускает большие погрешности преобразования грубого отсчета, чем известные устройства, Прецлагаемое устройство позволяет параллельно во времени преобразовывать угол в код точного и грубого отсчетов, что повышает его быстродействие.

Преобразователь 1 (фиг. 2) работает следующим образом.

Опорные импульсы поступают на вход распределителя 4, котэрый на каждый входной импульс, следующий с периодэм Т, вырабатывает ъ импульсов длительностью = —

Т з и возникающих поочередно на каждом из и. его выходов. Эти импульсы подаются на

Д -вхэды триггеров 5, поэтому при поступлении фазовэго импульса точного отсчета на С -входы триггеров 5 в зависимости от его расположения на временной эси относительнэ опорных импульсов 1 -й триггер

5 устанавливается в состояние "1". Д -триггер при поступлении на С -вхэд импульса переходит в состояние 6 = Й эпрецеляемэе сигналом на 31. — входе.

54.2219

Составитель И. Загорбинина

Редактор Л. Утехина Техред А. Демьянова Корректор Н. Ковалева

Заказ 5987/32 Тираж 830 Подписнэе

ННИИПИ Государственного комитета Совета .Министров СССР

II0 делам изобретений и открытий

113035 москва, Ж-35 Раушская наб„д, 4/5

Филиал ППП Патент„" г. Ужгород, ул. Прэектная, 4

Формула изобретения

Устройство для согласования грубого и сочного отсчетов кодовой информации, со» держашее блок задержки импульсов, выходы которогэ подключены к одним входам сбор ки элементов И-ИЛИ, о т л и ч а ю щ ее с я тем, чтэ, с целью повышения надежности и быстродействия устройства, в него введен преобразователь фазы точного этсчета в параллельный код, выходы которого подключены к другим входам соответствующих элементов И-ИЛИ.

Источники информации, принятые во внимание при экспертизе:

1. Заявка № 2088075/18-24, пэ которой принято положительное решение,кл.

6 08 С 9/04 эт 26.12.74 r.

2. Авторское свицетельствэ СССР № 249009 кл. Р 15 В 19/00 от 18.03.69г.

Устройство согласования грубого и точного отсчетов кодовой информации Устройство согласования грубого и точного отсчетов кодовой информации Устройство согласования грубого и точного отсчетов кодовой информации 

 

Похожие патенты:
Наверх