Следящий стохастический интегратор

Авторы патента:

G06F7/70 - с помощью стохастической последовательности импульсов, т.е. случайно возникающих импульсов, средняя частота повторения которых представляет числа

G06F7/64 - цифровые дифференциальные анализаторы, т.е. вычислительные устройства для дифференцирования, интегрирования или решения дифференциальных и интегральных уравнений с помощью импульсов, представляющих приращения; другие инкрементные вычислительные устройства для решения различных уравнений (G06F 7/70 имеет преимущество; дифференциальные анализаторы, использующие комбинированную вычислительную технику G06J 1/02)

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) дополнительное к авт. спид-ву (22) Заявлено 220476(21)2353223/18-24 (51)-М. Кл.

& 06 F 15/36 с присоединением заявки № (23) ПриоритетвЂ” (43) ОпУбликовано 0601z8.Бюллетень № 1 (53) УДК 681 ° 3(088.8) (45) Дата опубликования описания 020278

Геотдоротвенный квинтет

Вавета Мнннатров CCCP не нолем нзабрвтеннб н открытей

В.Н.Ярмолик, A.Н.Морозевич, А.Е.Леусенко (72) Авторы

ИЗОбрЕтЕНИя и. В.Н.Мухаметов (71) Заявитель

Минский радиотехнический институт (54) СЛЕДЯЩИЙ СТОХАСТИЧЕСКИЙ ИНТЕГРАТОР

Устройство относится к вычислительной технике и может быть использовано в качестве одного из основных многофункциональных узлов в стохастических вычислительных машинах. 5

Известны стохастические следящие интеграторы, содержащие последовательно соединенные счетчик, схему сравнения, генератор случайных чисел, входы и выходы которых связаны 10

100%-ной обратной связью (11 .

Наиболее близким к предложенному является следящий стохастический интегратор, содержащий блок ликейнсго кодирования, первый вход которого сое- 15 динен. с информационным входсм интегратора, и последовательно соединенные реверсивный счетчик, схему сравнения и генератор случайных..чисел,,выходы разрядов, которого со дйиейы с:.ттерйы- 2О ми входами одноименных, раз ядов-схемы сранения-, вторйе,входй которых соединены с выходами одчоименных разрядов реверсивного счетчика, выход схемы сравнения соединен со вторым 26 входом блока линейного кодирования и выходом интегратора .(2 ).

Недостатком всех известных интегра торов является их ограниченное быстродействие.

ЦеЛь изобретения вЂ” повышение быстродействия устройства вЂ” достигается тем, что интегратор содержит суммирующий счетчик и коммутатор, первый и второй информационные входы которого соединены соответственно с первым и вторым выходами блока линейного кодирования, первый и второй выходы коммутатора соединены соответственно с суммирующим и вычитающим входами реверсивного счетчика, а третий и четвертый выходы вЂ” с суммирующим и вычитающим входами половины старших разрн дов реверсивного счетчика, при зтом вход суммирующего счетчика соединен тактовым входом, интегратора, а выход с управляющим вхоДом коммутатора. На чертеже изображена структурная схема следящего стохастнческого,интегратора.

Интегратор содержит последовательно соединенные блок 1 линейного кодирования, коммутатор 2, реверсивный:счетчик 3, схему сравнения 4, генератор случайных чисел 5, а также суммирующий счетчик 6, выход которого соеди:нен с управляющим входом коммутатора. р1ыход схемы сравнения 4 соединен со вторым входом блока 1.

587468 формула изобретения

Pp) Р(х) Заказ 136/37 . Тираж 8261 Подписное

ЦНИИПИ

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

Интегратор работает следующим образом.

В исходном состоянии счетчики 3 и 6

Находятся в нулевом положении. При включении интегратора на первый вход блока 1 линейного кодирования поступа- . ет случайная последовательность импульсов, вероятность появления которых равна величине P(х). Одновременно на вход суммирующего счетчика б поступа- 1О ют тактовые импульсы.

На первом этапе грубого интегрирования суммируемые и вычитаемые импульсы с выходов блока 1 с помощью коммутатора 2 поступают соответствен» 15

Мо на суммирующий и вычитающий входы

Ьоловины старших разрядов реверсивноч

to счетчика 3.

По достижении содержимого суммирую щего счетчика б величины

01=- 2 fn 2, е, eh, 2 где f - число разрядов реверсивного счетчика 3, с его выхода на управляющий вход коммутатора 2 поступает сигнал, по которому суммарные и вычитае е импульсы с выходов блока .1 линей»

1чого кодирования начинают поступать соответственно на суммирующий и вычитающий входы уже первого младшего Разряда реверсивного счетчика 3.

С этого момента начинается второй этап точного интегрирования.

Такой способ следящего интегрирования, обусловленный введением в.интегратор коммутатора 2 и суммирующего счетчика б,позвсляет практически в два. раза повысить быстрсдействие следящего стохастического интегратора при сохра О нении точности интегрирования.

Следящий стохастический интегратор, содержащий блок линейного кодирования, первый вход .которого соединен с информационным входом интегратора, и и оследувательно соединенные реверсивные счетчик, схему сравнения и генер атор случайных чисел, выходы разрядов которого соединены с первыми входами о дноименных разрядов схемы сравнения, ывторые входы которых соединены с в ходами одноименных разрядов реверсивного счетчика, выход схемы сравнения соединен со вторым входом блока линейного кодирования и выходом.интегратоотличающийся тем, что, ра, егс целью повышения быстродействия инт ратора, он содержит суммирующий счетчик и коммутатор, первый и второй информационные входы которого соединен ы соответственно с первым и вторым выходами блока линейного кодировани я и в ервый и второй выходы коммутатора юсоединены соответственно с суммирум и вычитающим входами реверсивяого счетчика, а третий и четвертый высуммирующим и вычитающим Вхо- дами половины старших разрядов ревер сивного счетчика, при этом вход сум- мирующего счетчика соединен с тактовым входом интегратора, а выход - с управляющим входом коммутатора.

Источники информации, принятые во внимание при экспертизе:

1. Гейнс, Стохастическая вычислительная машина."Электроника, 9 14„

1967.

2. Яковлев В.В., Федоров P.Ф. Стохастические вычислительные машины.Л. 1 Машиностроение, 1974, с.150-154, рис. 66.