Преобразователь кодов

 

Союз Советскик

Социалистических

Рвсвублин (61) Дополнительное к авт. свид-ву (22) Заявлено 020876 (21) 2386002/18-24 (51)м. кл.

G 06 F 5/00 с присоединением заявки Й9

Государственный комитет

СССР по дедам изобретений и открытий (23) Приоритет (53) УДК 681.327. (088.8) Опубликовано 1505 79. Бюллетень N9 18

Дата опубликбвания описания 1505,79 (72) Авторы иэобретеиия

А.П.Стахов. и Н.А.Соляниченко (71) Заявитель

Таганрогский радиотехнический институт им.В.Д.Калмыкова (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ

Изобретение относится к вычисли, тельной технике и может быть использовано для преобразования двоичного кода в р-код Фибоначчи.

Известны устройства для преобразования двоичного кода в код с другим основанием, использующие принцип суммирования кодовых эквивалентов на накапливающем сумматоре (Ц,(2) .

Наиболее близким техническим решением к данному изобретению является преобразователь кодов, содержащий первый сдвигающий регистр, элемент И, первый сумматор, блок управления,, причем выход первого сдвищего 15 . регистра соединен -с первым входом элемента И, выход которого соединен со входом первого сумматора, первый выход блока управления соединен со вторым входом первого сумматора и со входом .первого сдвигающего регистра (3).

Недостатком такого устройства является невозможность преобразования двоичного кода в р-код Фибоначчи.

Целью изобретения является расши рение функциональных возможностей, заключающихся в преобразовании двоичного кода в р-код Фибоначчи.

Поставленная цель достигается тем, что преобразователь дополнительно содержит второй сумматор, первый и второй регистры, причем выход второго сумматора соедйнен со вторым входом элемента И и с информационными входами первого и второго регистров, выходы которых соединены соответствен- но е первым и вторым входом второго сумматора, второй выход блока управления соединен с управляющим входом второго сумматора и с управляющими входами первого и второго регистров.

Функциональная схема предлагаемого устройства приведена на чертеже. устройство содержит первый сдвигающий регистр 1, предназначенный для хранения и последовательного сдвига в сторону младших разрядов исходного преобразуемого двоичного кода элемент И 2, блок управления 3, осуществляющий управление работой преобразователя; первый сумматор 4, в котором происходит накопление рэквивалентов весов двоичных разрядов; второй сумматор 5,„предназначенный для генерации р-эквивалентов весов двоичных разрядов, первый регистр р-кодов Фибоначчи 6 и второй

1 1 0 0 1 0 0 0 0 0 0 0 4 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 0

2 0 1 0 0 1

0 0 0 0 0 1 0 0 0

0 0 0 0 0 1 0 0 0

2 0 0 1 0 0

0 0 01 0 0 00

0 0 0 0 0 1 0 0 0

2" 0 0 0 1 0

0 0 1 0 0 1 0 0 0

0 0 0 0 0 1 0 0 0

2 0 0 0 0 1

1 0 0 0 1 0 0 0 0

1 0 0 1 0 . 0 1 0 0

2 0 0 0 0 0

3 6629 регистр р-кодов Фибоначчи 7, предназначенные для хранения р-эквивалентов весов двоичных разрядов на каждом такте преобразования.

Устройство работает следующим образом.

В исходном состоянии, код, .подле- в жаший преобразованию, записывается в первый сдвигающий регистр 1. В первый регистр р-кода Фибоначчи 6 и во второй регистр р-кода Фибоначчи 7 заносятся р-эквивалентны числа 0 . Во 10 второй сумматор 5 заносится р-эквивалент веса первого разряда двоичного кода (число 1). Первый сумматор 4 находится в нулевом состоянии.

Каждый такт преобразования состоит 15 из двух полутактов.

На первом полутакте прОисходит сложение на втором сумматоре 5 содержимого первого регистра р-кодов

Фибоначчи 6 и второго регистра р-кодов Фибоначчи 7. На втором полутакте происходит перезапись содержимого второго сумматора 5 в первый . регистр р-кодов Фибоначчи 6 и во второй регистр р-кодов Фнбоначчи 7.

При этом на первый вход элемента И

2 из первого регистра сдвига 1 поступает содержимое младшего разряда преобразуемого двоичного кода. Если значение его равняется 0, то р-эквивалент веса младшего разряда- двоичного кбда не поступает на

33 4 первый сумматор 4. Если значение младшего разряда преобразуемого двоичного кода равно 1, то через элемент И 2 в первый сумматор 4 записывается р-эквивалент веса младшего разряда двоичного кода.

На следующем первом полутакте происходит сложение содержимого первого регистра р-кодов Фибоначчи 6 и второго регистра р-кодов Фибоначчи

7. При этом во втором сумматоре 5 находится .р-эквивалент веса второго разряда двоичного кода (число 2), на следующем втором полутакте данный эквивалент поступит или не поступит, в зависимости от содержимого второго разряда исходного двоичного кода, на первый сумматор 4.

На следующих полутактах преобразователь функционирует аналогичным образом. Процесс преобразования продолжается до тех пор, пока не произойдет полного сдвига содержимого первого сдвигающего регистра 1, т,е, пока не поступит на первый вход элемента И 2 содержимо последнего старшего разряда преобразуемого двоичного кода. При этом в нервом сумматоре 4 будет находиться р-эквивалент исходного двоичного числа.

Примером функционирования данного . преобразователя может служить нреобразование двоичного кода числа 18 в 2код Фибоначчи.

Составитель Я.Си галов

Техред З.Фанта Корректор М.Вигула

РедакТор И.Каменская

Заказ 2701/50

Тираж 779 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5 филиал ППП Патент, г.ужгород, ул.Проектная, 4

Таким образом, по окончании процесса преобразования в первом сумматоре 4 будет записан 2-эквивалент числа 18, т.е. код 1001 001 00.

Формула и з о брет ени я

Преобразователь кодов, содержащий первый сдвигающий регистр, элемент И, первый сумматор, блок управления, 10 причем выход первого сдвигающего регистра соединен с первым входом элемента И,выход которого соединен со входом первого сумматора, первый выход .блока управления соединен со вторым входом первого сумматора и со входом первого сдвигающего регистра, о т л ич а ю шийся тем, что, с целью расищрения функциональных возможностей, заключающихся в воэможности

3 6 преобразования двоичйого кода в р-коды Фибоначчи, преобразователь дополнительно содержит второй сумматор, первый и второй регистры, причем ( выход второго сумматора соединен со вторы: входом элемента И и с информа-, ционными входами первого и второго регистров, выходы которых соединены соответственно с первым и вторым входом второго сумматора, второй выход блока управления соединен с управляющим входом второго сумматора и с управляющими входами первого и второго регистров, Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

В 439801, кл.G Об F 5/02, 1974.

2. Авторское свидетельство СССР

Р 315176, кл . G 06 F 5/02, 1971.

3. Авторское свидетельство СССР

Р 436345, кл. G Об F 5/02, 1974.