Селектор сигналов точного времени
Ъ
ОП ИГРАНИ Е
ИЗОБРЕТЕНИЯ
Союз Советскин
Социапнстическин
Республик
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. с вид-ву (22) Заявлено 07.06.76 (21) 2370034/18-10 с присоединением заявки М (23) Приоритет (51) М. Кл. G 04 С 11/02 Гасударстаенньй намнтет СССР 40 делам нзобретвннй н открытей Опубликовано 30.11.79. Бюллетень Рй 44 Дата опубликования описания 30.11.79 (53) УДК 681.11 (088.8) М. П. Рейфман, И. П. Дорожкин, А. В. Карлов, Г. К. Потемкина и Б. К. Троицкий (72) Авторы изобретения (7I ) Заявитель (54) СЕЛЕКТОР СИГНАЛОВ ТОЧНОГО ВРЕМЕНИ Изобретение относится к приборостроению и может использоваться в устройствах для коррекции часов и контроля прохождения радиосигнала точного времени. Известны селекторы сигналов точного времени, содержащие камертонный фильтр, детектор, интегрирующую цепочку, усилитель-формирователь, емкостный накопитель и пороговый элемент, причем параллельно камертонному фильтру включен усилитель-детектор с интегрирующей цепочкой на выходе, служащий компенсационным каналом (1). Эти устройства не обладают необходимой надежностью, так как не имеют достаточной защиты от ложных срабатываний, а дальнейшее 15 сужение полосы пропускания фильтра не позволяет увеличить отношение сигнал/помеха. Наиболее близким к предлагаемому является селектор сигналов точного времени, содержащий узкополосный пропускающий фильтр и детектор (2). Критичность параметров селектора к изменению амплитуды входного сигнала приводит к больнюй вероятности непрохождения полезноro сигнала в одном случае, прохождения ложного сигнала коррекции в другом случае и, таким образом, снижает надежность работы селектора. Цель изобретения — повышение надежности приема сигналов точного времени. Это достигается тем, что предлагаемый селектор снабжен последовательно соединенными усилителем-ограничителем, формирователем импульсов, интегратором, первой дифференцирующей цепью, подсоединенной к накопителю, а канал компенсации содержит триггер со счетным входом, подключенным к выходу формирователя импульсов, триггер с раздельными входами, вторую дифференцирующую цепь, устройство задержки и сумматор по модулю два, выходом соединенный с вторым входом интегратора, причем выход триттера со счетным входом соединен с первым входом сумматора и через вторую дифференцирующую цепь с первым входом триггера с раздельными входами, первый выход которого подключен к второму входу сумматора, а второй выход триггера с раздельными входами связан через устройство задержки с вторым своим входом. 7008 На чертеже изображена блок-схема предлагаемого селектора сигналов точного времени. Селектор содержит усилитель-ограничитель 1, формирователь импульсов 2, триггер 3 со счетным входом, дифференцирующую цепь 4, триггер 5 с раздельными входами, устройство задержки 6, сумматор 7 по модулю два, интегратор 8, дифференцирующую цепь 9, накопитель 10 и пороговое устройство 11. Основной канал 1 состоит иэ последовательно соединенных усили- 10 теля-ограничителя 1, формирователя импуль сов 2, интегратора 8, дифференцирующей цепи 9, накопителя 10 и порогового устройства 11, . Компенсационный канал включен между входом 1 и входом II интегратора 8 и содержит триггер 3 со счетным входом, выход которого соединен с первым входом сумматора 7 по модулю два и через дифференцирующую цепь соединен с вторым входом сумматора 7. Второй выход триггера 5 через устройство задержки 6 подключен к его второму входу. Выход сумматора 7 связан с вторым входом интегратора 8, Предлагаемое устройство работает следующим образом. Сигналы с выхода радиовещательного канала 25 через усилитель-ограничитель 1 поступают на вход формирователя импульсов 2, каждый образует импульсы с крутыми фронтами, С выхода формирователя импульсов сигнал поступает на один иэ входов интегратора 8. На выходе интегратора происходит нарастание напряжения при суммировании пачки импульсов. После окончания радиоимпульсов интегратор устанавливается в нулевое состояние. Одновременно с выхода формирователя импульсов 2 сигнал попадает на триггер 3 со счетным входом, который служит для исключения влияния длительности импульсов входных сигналов точного времени путем формирования импульсов со скважностью, 40 равнои двум, независимо от постоянной составляющей входного сигнала. С выхода триггера 3 сигнал с длительностью, равной удвоенному периоду длительности входного сигнала, проходит одновременно на первый вход сумматора 7 по модулю два и через дифференцирующую цепь 4 45 на первый вход триггера S с разделительными входами. Дифференцирующая цепь 4 служит для исключения зависцмости работы триггеров 5 и 3 при обеспечении их одновременного опрокиды50 вания. Триттер 5 возвращается в исходное состояние независимо от входных импульсов через устройство задержки 6, время задержки которого равно периоду частоты заполнения сигнала 54 4 точного времени. С выходов триггеров 3 и 5 на входы I u II сумматора 7 по модулю два импульсы поступают одновременно, однако они могут отличаться по длительности. В случае несовпадения импульсов на входе на выходе сумматора 7 появляется сигнал, который поставит интегратор 8 в нулевое состояние. Если импульсы по длительности равны, то на выходе сумматора 7 сигналы отсутствуют. Так как на вход интегратора 8 поступают сигналы, то происходит нарастание напряжения на его выходе до момента их окончания. С выхода интегратора 8 через дифференцирующую цепь 9, выделяющую передний фронт импульса с выхода интегратора, сигнал поступает на накопитель 10, который сумми-! рует любые входные импульсы. При превышении определенного уровня входного сигнала срабатывает пороговое устройство 11. На выходе селектора сигналов точного времени появляется сигнал коррекции часов. Формула изобретения Селектор сигналов точного времени, содержащий накопитель, подключенный к пороговому устройству, канал компенсации, о т л и ч аю шийся тем, что, с целью повышения надежности приема сигналов точного времени, он снабжен последовательно соединенными усилителем-ограничителем, формирователем импульсов, интегратором, первой дифференцирующей цепью, подсоединенной к накопителю, а канал компенсации содержит триггер со счетным входом, подключенным к выходу формирователя импульсов, триггер с раздельными входами, вторую дифференцирующую цепь, устройство задержки и сумматор по модулю два, выходом соединенный с вторым входом интегратора, причем выход триггера со счетным входом соединен с первым входом сумматора и через вторую дифференцирующую цепь с первым входом триггера с раздельными входами, первый выход которого подключен к второму входу сумматора, а второй выход триггера с раэдельнь(ми входами связан через устройство задержки с вторым своим входом. Источники информации, принятые во внимание при экспертизе 1. Авторское свидетельство СССР No 226459, кл. (з. 04 С 11/02, 05.09.69. 2. Авторское свидетельство СССР N 349977, кл. G 04 С 11/02, 1973 (прототип). 700854 Составитель Т. Виноградова Техред И.Асталотп Корректор Е. Папп Редактор E. Караулова Заказ 7379/37 Тираж 502 Подписное ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж-35, Раушская наб., д. 4/5 Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
