Устройство для приближенных вычислений

 

1Ь/ОО

Государственный комитет

СССР по делам изобретений и открытий

14 .8) {72) Авторы изобретения

Б.Г. Фрадкин и И.A. Николаев (71) Заявитель

Таганрогский радиотехнический институт им. B.Д. Колмакова (5 4 ) УСТРОЙСТВО ДЛЯ ПРИБЛИЖЕННЫХ ВЫЧИСЛЕНИЙ

Изобретение относится к области цифровой вычислительной техники и может быть использовано при конструировании и разработке специализирован-с ных устройств, предназначенных для решения дифференциальных уравнений в частных производных и интерполяции функций с помощью сплайнов.

Известное цифровое устройство для решения дифференциальных уравнений в частных производных, основанное на принципе разрядно-аналоговой переработки информации, состоит иэ разрядно-.логической матрицы, построен- 15 ной на вентильных схемах, на выходных шинах которой выдаются последовательНосТН èìïóëüñîâ,ñîîTíåTñTâóâùHå парным произведениям разрядов чисел, поступающие на входы реверсивного 2О сумматора, на выходе которого вырабатывается решение конечно-разностного уравнения (11 . Недостатками этого устройства являются:

1. Большой объем оборудования, 25 связанный, например, с необходимостью использования 2п входных сумматоров для и-разрядных чисел.

2. Трудности автоматизации процесса решения, связанные с выработкой 3О

Напряжений, управляющих разряднологической матрицей.

3. Трудности в разработке математического обеспечивания связанные с проблемами получения разрядных уравнений, о т л и ч а ю щ и х с я от исходных конечно-разностных уравнений.

Наиболее близким по технической сущности является устройство для моделирования защиты теплопроводности (2), содержит блок ввода, соединен ный с сумматором, блок умножения, два последовательно-параллельных регистра, соединенных зыходами с блоком шаговой коммутации и с блоком умножения, соединенным с сумматором, выход которого соединен со входом одного из регистров.

Укаэанное устройство содержит блоки, позволяющие решать уравнение теплопроводности путем решения соответствующей системы конечно-разностных уравнений вида

711577 которая в матричном виде запишется

AÄ=v, (2) где А — матрица с компонентами а;,:

U, g - вектора с компонентами t)„ g;

Таким образом, известное устройство реализует одну из задач теории приближенных вычислений — решение дифференциального уравнения в частных производных методом конечных разностей. Недостатком устройства является то, что на нем нельзя реализовать,) технически близкую задачу сплайновой интерполяции функций, в частности, с помощью кубических сплайнов, поскольку отсутствуют блоки, позволяющие вычислить некоторые коэффициенты сплайна, не являющиеся реше- 15 нием уравнения (2).

Целью изобретения, является расширение класса решаемых устройст.вом задач.

С этой целью в устройство, со- 20 держащее блок ввода, блок умножения, первый сумматор, первый,и второй регистры, причем первый вход блока умножения подключен к выходу первого регистра, второй вход блока умножения подключен к выходу второго регистра, третий вход блока умножения подключен к выходу блока ввода, первый вход первого регистра подключен к выходу первого сумматора, первый вход второго регистра подключен к выходу первого регистра, вход первого .сумматора подключен к выходу блока умножения, вторые входы первого и второго регистров объединены и являются входом занесения начальнЫх условий устройства, третьи входы первого и второго регистров объединены и являются управляющим входом устройства, вхзд блока ввода является входом устройства,.выход первого ре- 4() гистра является выходом устройства, дополнительно введены второй сумматор, третий регистр, первой и второй вычитатели, причем первые входы первого вычитателя и второго сумматора подключены к выходу первого регистра, вторые входы первого вычитателя и второго сумматора подключены к выходу блока ввода, вход третьего регистра объединен со вторыми входами первого и второго регистров, первый вход второго вычитателя подключен к выходу третьего регистра, второй вход второго вычитателя подключен к выходу второго сумматора, четвертый вход блока 55 умиожения подключен к выходу первого вычитателя, пятый вход блока умножения подключен к выходу второго вычитателя, управляющий вход блока умножения объединен с управляющими входами первого и второго регистров.

Структурная схема устройства представлена на чертеже.

Устройство содержит первый регистр 1, второй регистр 2, блок ввода 3, блок умножения 4, первый сумматор 5, первый вычитатель 6, второй сумматор 7, третий регистр 8, второй вычитаталь 9.

Выход 10 первого регистра. 1 является выходом устройства, вход 11 блока ввода 3 является входом Устройства. На вход 12 подаютсм начальные условия. По входу 13 — управляющий сигнал.

В процессе работы устройства матричное уравнение (2) решается итерационным методом U" = (1 +8 AU" (3), где К вЂ” номер итерации, 9 итерационный параметр. Группируя подобные члены в правой части (3), алгоритм решения уравнения (2) всегда можно представить в виде (1) с коэффициентами а который и реализует устройство йри решении дифференциального уравнения в частных производных, представляющегося в теории приближенных вычислений в виде уравнения (2) при помощи метода конечных разностей. Сплайновая интерполяция осуществляется следующим полиномам где U,j — коэффициенты, Х; q X — x

i — номер узла интерполяции. При этом U ; = f„, где f; — табличная

1 функция, заданная в узлах интерполяции, U< удовлетворяют уравнению то есть уравнению (1 ) при

Остальные коэффициенты полинома (4) определяются по формулам

2 1-1 2, U

ы ;

Работа устройства происходит следующим образом.

В регистры 1, 2 по управляющему сигналу на входе 13 со входа 12 записываются начальные условия. Значение U, поступает с выхода регистра 1 на первый вход блока умножения 4, на второй вход которого поступают начальные условия с выхода регистра 2, а на третий вход прихоо о дят значения U.+, U; с выходов

10 соседних устройств, подключенных ко входу 11 блока ввода 3. Указанные величины умножаются в блоке

711577

15

20 умножения 4 на соответствующие коэффициенты а1. Полученные произведения суммируются на.первом сумматоре 5, ( образуя значение U., полученное на

1-й итерации работы устройства. Аналогично получаются значения U на к

2-й и т.д., Б„ на к-й итерации работы устройства. При этом по управляюцему сигналу с входа 13, поступающему на управляющий вход блока умножения 4 величины, поступающие на его четвертый и пятый входы, умножаются на нулевые коэффициенты и блоки б, 7, 8, 9 никакого влияния на работу устройства не оказывают.

После окончания итерационного процесса в первом регистре 1 имеется решение U; матричного уравнения (2) .

Если решается нестационарное дифференциальное уравнение в частных производных, то значение U есть решение на некотором временном слое и переписывается по управляющему сигналу на входе 13 из первого регистра

1 ho второй регистр 2 в качестве начального условия для следующего временного слоя, на котором повторяется итерационный процесс (3) для .решения уравнения (2) . Если устройство осуществляет сплайновую интерполяцию табличной функции f,то значение U

1 есть коэффициент U „. кубического

l полинома (4) и поступает с выхода первого регистра 1 на второй вход блока умножения 4, где умножается на х величину (х — х) Одновременно зна1 чение Б „. с выхода первого регистра 1 поступает на первый вход. первого вычитателя б, на второй вход которого приходит значение U „ с

I выхода 10 соседнего устройства, подключенного ко входу 11 блока ввода 3.

С выхода первого вычитателя б разность (U,, 1 — U ) поступает на четвертый вход блока умножения 4, где умножается на - образуя согласно

1 формулам (5) значение U 1 и на величину (х, — х) . Кроме того Ug,q э ) с выхода первого регистра 1 поступает на первый вход второго сумматора 7, на второй вход которого приходит

U,„ Сумма (Uz„ + Uz; q) поступает с вйхода второго сумматора 7 на

-первый вход .второго вычитателя 9, на второй вход которого из третьего регистра В приходит,,записанное в него со входа 12 значение ь (f i-g-Ц) р

Полученная разность поступает с выхода второго вычитателя 9 на пятый вход блока умножения 4, где умножается на +, образуя согласно формуЪ лам (5) значение U< < и на величину (Х„ — Х) . Полученные в блоке умножения 4 произведения, а также

65 значение U ; записанное во второй регистр 2 со входа 12 и проходящее через блок умножения 4 без изменений, суммируются первым сумматором 5, образуя согласно формуле (4) искомое значение функции э точке Х, которое записывается в первый регистр 1 и хранится в нем.

Реализацию. предлагаемого устройства можно осуцествить на основе микросхем серий К 178, К 502.

Введение второто сумматора, третьего регистра и двух вычитателей выгодно отличает предлагаемое устройство от прототипа, так как позволяет вычислить все коэффициенты полинома, используемого при сплайновой интерполяции функции и расширить круг решаемых задач теории приближенных вычислений по сравнению с прототипом, осуществляющим только решение дифференциальных уравнений. Расширение класса решаемых задач за счет решения задачи сплавловой интерполяции и определяет положительный эффект устройства.

Формула изобретения

Устройство для приближенных вычислений, содержащее блок ввода, блок умножения, первый сумматор, первый и второй регистры, причем первый вход блока умножения подключен к выходу первого регистра, второй вход блока умножения подключен к выходу второго регистра, третий вход блока умножения подключен к выходу блока ввода, первый вход первого регистра подключен к выходу первого сумматора, первый вход второго регистра подключен к выходу первого (регистра, вход первого сумматора подключен к выходу блока умножения, вторые входы первого и второго регистров объединены и являются входом занесения начальных условий устройства, третьи входы первого и второго регистров Объединены и являются управляющим входом устройства, вход блока ввода является входом устройства, выход первого регистра является выходом устройства, о т л ич а ю щ е е с я тем, что, с целью расширения класса решаемых задач в устройство введены второй суммагор, третий регистр, первый и второй вычитатели, причем первые входы первого вычитателя и второго сумматора подключены к выходу первого регистра, вторые входы первого вычитателя и второго сумматора подключены к выходу блока ввода, вход третьего регистра объединен со вторыми входами первого и второго регистров, первый вход второго вычитателя подключен к выходу третьего регистра, второй вход второго вычи—

711577

СостаВитель A. Шмнд

Техред М. Петко Корректор Г. Решетник

Тираж 751 Подписное

ЦНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035 Москва, %-35, Раушская наб g ä. 4/5

Филиал ППП Патент, г. Ужгород. ул. Проектная,4

Редактор Э. Губницкая

Заказ 9014/37 тателя подключен к выходу второго сумматора, четвертый вход блока умножения подключен к выходу первого вычитателя, пятый вход блока умножения подключен к выходу второго вычитателя, управляющий вход блока умножения объединен с управляющими входами первого и второго регистров.

Источники информации, принятые во внимание при экспертизе

1. Пухов Г.Е. Цифровые сетки параллельно-последовательного действия. для интегрирования дифференциальных уравнений. Электроника и моделирование. вып. 3, Киев, 1974;

2. Авторское свидетельство СССР

М 373735, кл. G 06 F 15/00, 1972 (прототип).