Устройство для моделирования конечных автоматов

 

(72) Автор изобретения

В. В. Серебринский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ МОДЕЛИРОВАНИЙ

КОНЕЧНЫХ АВТОМАТОВ

Изобретение относится к области вычислительной техники, а более конкретно к схемам БВМ и может быть ис» пользовано при Moneëèðîâàíèè цифровых схем с целью их проверки и циагностики.

Известно устройство для моделирования логических схем, содержащее блоки памяти, блок вычисления ло1 и-. ческих функций, коммутаторы, элементы И, блок сравнения и блок управления (11 .

Недостатком известного изобретения является невозможность моделирования конечных автоматов, соцержащих неисправности.

Наиболее близким по техническому решению к предлагаемому является устройство, содержащее первый блок памяти, мультиплексор, выход которого подключен к первому входу сумма тора по модулю циа, второй вход которого соецинен с первым выходом первого блока памяти, лервый и второй выходы сумматора по модулю два под» ключены к первому и второму входам блока вычисления булевых функций, группа входов которого соединена с выходами первого дешифратора, первый регистр, выходы которого соединены со входом второго дешифратора, второй peracep, выходы которого подключены к первой группе входов мульти-, плексора 121 .

Недостатком известного устройства является сложность подготовительных операций, необходимых при моделировании неисправностей, возникающих в конечном автомате, 15

Цель изобретения « расширение функциональных возможностей за счет моделирования конечных автоматов с учетом неисправностей автомата, 20

Поставленная дель достигается тем, что в устройство дополнительно введены второй блок памяти, коммутатор, ;первый и второй счетчики, блок сравнения и элемент задержки, причем первводится массив, отражающий временную диаграмму входных сигналов моделируемого объекта в виде меняющихся переменных х, х,..., х, При моделировании конечного автомата без неисправностей в блок памяти 1 вводится единица в разряде А первого слова, а в блок памяти 2 в разряде Вбудут нули,,При этом в начале моделирования счетчики 4 и 5 устанавливаются соответственно в состояния О» и 1", которые сохраняются до конца моделирования, т.е, до полного считывания блока памяти 1..На

1s выходе схемы сравнения 8 будет все время нуль и коммутатор 6 будет пропускать информашпо с блока памяти 2.

Информация с блока памяти 2 будет поцаваться циклически, причем каждому

20 циклу соответствует одна итерация моВ делируемой схемы. Один или несколько циклов блока памяти 2 соответствуют выборке очередного слова блока памяти 1. При каждом цикле блока памя25 ти 2 будет производиться вычисление значений булевых функций, хранящихся в нем, и для каждого набора аргументов буцет вычислен набор значений функций, Это происходит следующим образом.

3Î . Первый выведенный из блока памяти 2 символ 4 буцет дешифрован дешифратором 10, который подаст сигналы на блок вычисления булевых функций 9 и элемент задержки 12, с выхода

35 которого задержанный сигнал запишет в регистр функций 14 код функции, следующий за знаком + Код функции будет дешифрован дешифратором внутренних переменных 13, и на соответствую40 щий триггер регистра внутренних переменных 11 будет подан разрешающий потенциал, т.е. буцет выбрана вычисляемая функция, Следующий за знаком функции знак аргумента будет воздей45 .ствовать на мультиплексор 3 по вхо/ дам 1, 2, „.. с и соответствующее значение аргумента с одного из его вхо, дов. х,к,..., х,Ч,Ч,...,ц будет

Я подано на выход мультиплексора 3, после чего поступит на вход М сумматора по модулю два 7. Одновременно будет подан разряд А с блока памяти 2 на ахоп А сумматора по модулю два 7.

Сравнение сигналов, поступивших на входы сумматора по модулю два 7 обеспечит подачу одного из сигналов Е или

Я на входы блока вычисления булевых функций 9. Сигналы Е или N будут по1

3 717775 4 вый выход второго блока памяти подключен ко входу первого счетчика и к первому входу второго счетчика, втоpoN axoa которого соединен со вторым выходом первого блока памяти, выхоцы

5 первого и второго счетчиков подключены ко входам блока сравнения, выход которого соединен с первым входом коммутатора, первая группа входов которо .го соединена с входом устройства, втоpan группа входов коммутатора соединена с выходами первого блока памяти, выходы коммутатора подключены ко второй группе входов мультиплексора, ко входам первого дешифратора и к первой группе входов первого регистра, вторая группа шОдов которого через элемент задержки соединена с первым выходом первого цешифратора, выходы второго дешифратора подключень1 к первой группе входов второго регист ра, вторая и третья группы входов которого соединены с первым и вторым выходами блока вычисления булевых функций, группа выходов второго блоха памяти подключена к третьей группе входов мультиплексора, Описываемое устройство прецставлено на чертеже. Оно содержит блокй памяти 1 и 2, мультиплексор 3, счетчики 4 и 5, коммутатор 6, сумматор по модулю два 7, блок сравнения 8, блок вычисления булевых функций 9, дешифратор служебных символов i 0, регистр внутренних переменных 11, элемент зацержки 12, дешифратор внутренних переменных 13, регистр функций 14, Устройство работает следующим об разом.

Моделируемый конечный автомат описывается в виде системы булевых функций.

Эти функции должны быть представлены в форме, при которой знаки отрицания относятся либо только к одному аргументу, либо ко всему аналитическому выражению функции, знак равенства удаляется, а перед символом функции и в конце всей системы ставится символ

Например, система функций

У acç(хх хр) Ф у х4 х будет прецставлена следующим образом

/ у х (кх +х к )1 u x +x

Ф 3 1f. i 8.) «Е 4 Ф/."

Записанная таким образом система функций кодируется позначно и вводится в блок памяти 2. В блок памяти 1

6 чего на выходе схемы сравнения 8 появится единица, которая будет подана на управляющий вход V коммутатора 6, в результате чего íà BbIxoli коммутатора будет пропущен код аргумента-константы, т.е, код- одной иэ переменных, предварительно зафиксированных на нуле либо на единице на одном из входов Х Ка - хн НУН2- Ч„, мульти ексора 3. При дальнейшем выводе информации иэ блока памяти 2 счетчик 4 будет подавать на выход 1, 2, Р двоичные цифры 2 3 4 ., и т,n„ а счетчик 5 будет сохраняться в состоянии 1 до окончания вывода информации из блока памяти 1, При этом на выход схемы сравнения 8 до конца считывания содержимого блока памяти

1 будет подаватьса "0 и коммутатор

6 будет пропускать йнформацию из блока памяти 2. B результате этого при первом цикле блока памяти 1 модели.руется первая неисправность списка, хранящегося в блоке памяти 2, Второй, третий и дальнейшие циклы блока памяти 1 будут моделировать вторую, При этом на выходах регистра вну30 тренних переменных 11 будут формиразличных неисправностях. Эти временные диаграммы могут быть использованы аля построения таблиц неисправностей, диагностических словарей или для проверки полноты текстов.

Устройство для моделирования конеч- ных автоматов благодаря наличию блоков и связей между ними позволяет труда при моделировании конечного автомата с неисправностями.

Формула изобретения

Устройство для моделированиа конечных автоматов, содержащее первый блок памяти, мультиплексор, выход которого подключен к первому входу сумматора по модулю два, второй вход которого соединен с первым выходом первого блока памяти, первый и второй выхоаы сумматора по модулю два подключены к первому и второму входам блока вычисления булевых функций, группа входов которого соединена с выходами первого дешифратора, йервый регистр, 71777 являться на входах блока 9 каждый раэ при считывании аргументов, и их значения являются результатом подстановки конкретных значений аргументов на входах мультиплексора 3 в ана.литическое выражение функции. Кроме этих сигналов на вхоаы блока вычисления булевых функций 9 подаются сигналы + . ) " с выходов дешифратора служебных символов в результате дешифрации кодов этих символов. Эти символы имеют следующие значения: + — символ стоящий перед символом функции, порождающий сигнал" записи кода функции в регистр М, 15

+ — символ аизъюнкции, C иЭ вЂ” сим-. волы скобок и 1 - символ отрицания, означающий отр1шанле функции и стоящий в конце аналитического выражения функции. Поданные в определенной 20 последовательности сигналы Я,E,+,-+,0 g f на входы блока вычисления булевых функций 9 при выводе из блока памяти 2 аналитического выражения функции обеспечат вычисление конкретного значения функции блоком 9 и появление в результате одного иэ сигтретью и дальнейшие неисправности. палов Г, или F на его выходе. Этот сигнал запишет значение вычисленной булевой функции в один из триггеров регистра внутренних переменных 11. роваться временные диаграммы при

Все слеаукйцие булевые функции будут вычислены аналогичным образом. Вы» численные значения булевых функций подаются на входы мультиплексора Э 35 ц, g, ..., LJ 1 и MOI ут участвовать в дальнейших вычислениях. З результате многократного вычисления функций на выходах регистра внутренних переменных 11 формируется временная 40 существенно снизить затрать1 ручного диаграмма выходных сигналов.

Моделирование неисправностей конечного автомата происходит следующим образом..

Блок памяти 1 заполняется так же, 1 как при моделировании без неисправ- ностей. В блок памяти 2, кроме описания моделируемой схемы, вводится список неисправностей в виде единиц в

I разряде В. Первое считываемое слово блока памяти 1 установит счетчик 4 в состояние 0", а счетчик 5 отсчитает единицу в разряде А блока памяти 1. После этого начнется вывод информации блока памяти 2, При этом первая моделируемая неисправность эааанного списка в разряде В будет оТ считана счетчиком 4, в результате

7 71 выХопы которого соединены со входом второго дешифратора, второй регистр, выходы которого подключень1 к первой группе axonos мультиплексора, о т л и ч а"ю"m e e с я .тем, что, с иелью расширения функпиональных возможнос-, тей за счет моделирования конечных автоматов с учетом неисправностей автомата, в устройство дополнительно введены второй блок памяти, коммутатор, первый и второй счетчики, блок сравнения и элемент задержки, причем первый выход второго блока памяти подключен ко входу первого счетчика и к первому входу второго счетчика, второй вход которого соединен со вторым выходом первого блока памяти, выходы первого и второго счетчиков подключены ко входам блока сравнения, выход которого соединен с первым входом коммутатора, первая группа входов которого соедйнена со нходо}ч ус ьройства, вторая группа входов коммута» тора соединена с выходами первого блока памяти, выходы коммутатора

777д

8 подключены ко второй группе входов мультиплексора, ко входам первого аешифратора и к первой труппе входов первого регистра, вторая группа входов которого через элемент задержки соединена с первым выходом первого де-шифратора, выходы второго дешифратора поаключейы к первой группе входов второго регистра, вторая и третья

t0 группы входов которого соединены с первым и вторым выходами блока вычисления булевых функций, группа выходов второго блока памяти подключена к третьей группе входов мультиплексора.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство

Ид 471587, кл. G 06 F 15/20, 03.05.73.

2. Авторское свидетельство СССР

% 383043, an, G 06 F 7/38, 10,1 1,69, 1

Устройство для моделирования конечных автоматов Устройство для моделирования конечных автоматов Устройство для моделирования конечных автоматов Устройство для моделирования конечных автоматов Устройство для моделирования конечных автоматов 

 

Похожие патенты:

Изобретение относится к вычислительной технике и может быть использовано для моделирования динамики взаимодействия крупномасштабных систем

Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных устройствах вычислительной техники для определения наилучшей стратегии управления в условиях неопределенности

Изобретение относится к средствам определения стоимости проекта на ранних стадиях проектирования

Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных устройствах вычислительной техники для определения наилучшей стратегии управления в условиях неопределенности

Изобретение относится к вычислительной технике и может быть использовано для контроля за состоянием различных изменяющихся объектов

Изобретение относится к способу автоматического моделирования системы управления процессом, в которой элементы пользовательского интерфейса организованы в древовидную структуру, отражающую топографию элементов в системе управления процессом

Изобретение относится к компьютерному моделированию центровки грузового самолета типа АН-124-100

Изобретение относится к компьютерной системе, основанной на программном обеспечении предсказательной модели одиночной скважины (SWPM)

Изобретение относится к средствам для обучения математике, в частности решения алгебраических и неопределенных уравнений

Изобретение относится к вычислительной технике, а конкретнее к распределенным моделям прикладного программирования

Устройство для моделирования конечных автоматов

Наверх