Обнаружитель сигналов
Союз Советскик
Социалистических
Республик
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
К АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 250578 (21) 2621086/18-09 (51)М. Кл 2 с присоединением заявки М
G 01 S 7/44
Государственный комитет
СССР
А0 делам изобретений н открытий (233 Г)риоритет
Опубликовано 05.03.80. Бюллетень М 9 (53) УДК 621 ° 396:
:621.5 (О"8.8) Дата опубликования описания 050380 (72) Автор изобретения
B.B. Кедо (71) Заявитель (54) ОБНАРУЖИТЕЛЬ СИГНАЛОВ которого соединен со вторым входом формирователя стробов, и счетчик, причем входы бинарного преобразователя и порогового блока объединены и. являются входом обнаружения сигналов, введены два дешифратора, два регистра сдвига, второй счетчик, триггер, два блока сравнения с верхним порогом, дна блока сравнения с нижним порогом, элемент И и элемент ИЛИ, причем каждый из двух выходов временного селектора соединены со входом соответствующего дешифратора и регистра сдвига, два выхода каждого дешифратора подключены ко входам вычитания и сложения, соответствующего счетчика, выход каждого регистра сдвига подключен ко второму входу соответствуюшего дешифратора, выход каждого из счетчиков через соответствующий блок сравнения с нерхним порогом соединен с соответствующими входами формирователя стробов и входами элемента ИЛИ, а также через соответствующий блок сравнения с нижним порогом — с соответствующим входом элемента И, выход которого соединен со входом формирователя сброса, выход которого соединен с установочным входом триггера и со
Изобретение относится к радиосвязи и может использоваться для обна- ружения импульсных сигналов на фоне помех.
Известен обн,аружитель сигналов, содержащий бинарный преобразователь, последовательно cîåäèíåííûå пороговый блок, запускающий блок, формирователь стропов, временной селектор, второй вход которого соединен с выходом бинарного преобразователя, формирователь сброса, выход которого соединен со вторым входом формирователя стробон, и счетчик, причем входы бинарного преобразователя и 1э порогового блока объединены и являются входом обнаружителя сигналов (1).
Однако извес. гное устройстно имеет сравнительно большое время обнаружения сигналов. 20
Цель изобретения — уменьшение времени обнаружения, Для этого н обнаружитель сигналов, содержаший бинарный поеобразонатель, последовательно соединенные порогоный блок, запускающий блок, формирователь стробов, временной селектор, второй вход которого соединен с выходом бинарного преобразователя, формирователь сброса, выход 30
«i)720385
1ф:,;д","-" -
720385
1 с- э входами сброса регистров сдвига и счетчиков, выход -.öíoão из регистров соединен со входом тр .ггера, выхоц которого соединен с третьим входом элемента И.
На чертеже приведена структурная электрическая схема предложенного устройства.
Обнаружитель сигналов содержит бинарный преобразователь 1, пороговый блок 2, запускающий блок 3, формирователь 4 стробов, временной селектор 5, два дешифратора б и 7, два регистра 8 и 9 сдвига, два счет- ика 10 и 11, два блока 12 и . (3 сравнения с верхним порогом, два блока 14 и 15 сравнения с нижним пор гом, триггер 16, элемент ИДИ li, элемент И 18 и c»oèìHooâàòåëü сброса 19, устройство рабoraa c -лздующ,м образом.
Смесь импульсного с,ткала с ш, мом пocT57HacaT ча бинарный преобразователь 1 и пороговый блок 2. Do первому превышению сигиar = порогового блока 2 через за !lскаюший блок 3 запускает формировате.ль 4 стробов.
Формирователь ." выраба-:ывает ну...евой строб,. Опережающий с"-,), к заде ж- -".— ный строб. Временной;,"...-.ек -ор стробирует отдельно реализации, о."работанные в бинарном преобразователе 1 на нулевой и опережающей позициях, и отдельно — на нулевой и задержанной позициях„ Опновременнэ с запуском формирователя 4 стробог. я первые разряды регист ов 8 и 9 сдвкга заик "ывается едкнкцау триггер 16 находится в состоянии, поддерживающем элемент И 18 в закрытом состоянки Стробирование раздельно попарно реализации смеси сигнал + шум поступают с временно"o селектора 5 одновременно на входы соответствующих регистров 8 и 9 и дешифраторов
6 и 7 двоичных комбинаций, Записанные при самом первом :ревьыенкк в регистры 8 и 9 сдвига единицы к поступающие на их входы реализации перемешаются в и-разрядных регистрах
8 и 9. Число и определяет интервал анализа. Дешифраторы б и 7 двоичных комбинаций вырабатываю на своих выходах сигналы лишь в тех случаях, когда сигнал присутствует только на одном из их входов. При наличии на входе дешифратора 6 или 7 сигнала только с временного селектора 5 пс является сигнал на выходе 10, поступающий На вход сложения соответствуюшегo счетчика 10 или 11. При наличии сигнала только с регистра 8 или 9 сдвкга сигнал появляется на выходе 01, поступая далее на вход вычитания соответствующего счет. чика 10 или 11.
Так как в течение первых и тактов анализа на втором входе дешкфраторов
6, 7 сигналы отсутствуют, счетчики
10, 11 работают только на сложение.
Б течение первых и тактов закрыт элемент И 18, и на выходе )бнаружктеля в это время может появиться лишь решение о наличии сигнала, если числО В одном из счетчиков 10, 11 достигнет зчачения верхне1 О порога, Фиксируемого соответствующим блоком
12 или 13 сравнения с верхним порогом. Если эа и тактов не принято решение о наличии сигнала, единица, записанная в регистры 8, 9 сдвига в начале анализа, достигает и-го разряда, опрокидывая триггер 16, те;1 самым открывая элемент И 18.
Если к этому мэменту не зафиксироваНо vp-:вышенке нижнего порога ни одним е. оков )4, 15 сравнения с нижним порогoì, p . :-* е об отсутствии сигнала ерез элемент И 18 поступает на форм)И овател» сброса 19, сигналом которо . о производится обнуление pei"И.стро::: d, 9 к ..Четчиков 10, 11, установка ) исходное состояние формирователя 4 стро;ов " триггера 16, :хема ждет следующего этапа анализа.
»,слк за первые и .актов числа хотя бы в Одном c re =кке 10 или 11 достиг— ло промежуточкоro значения между верхним к .;Ижнкм порогами, схема продо.. ..жае-. анализ. Нри этом на счетчики l0, 11 возможно поступление как суммирующих, так к вычитаюших импульсов. При фиксации достижения порога одним кз блоков 12, 13 сравнения с верхним порог:м устройство через элемент ИДИ 17 выдает команду об обнаружении сигнала„ Одновременно с з,им скгчал блока 1", 13 сравнения
Hc)o yHaeт в формирователь 4 стробов для вставoBKH Формирователя 4, работаюшегo ио результату анализа на нескгналь .Ой озкцки . устройство продолжает ра"отc òü в режиме слежения за -.Ос-.уп.-.=:».>.ем сигнала в оставленных длR iipv: Ma o".Doc)ax.
Особенность габоты обнаружктеля заключает.я в следующем.
Регистры 8, 9 сп .кга на интервале и такто=- )и)анят картину поступ ления реализаций на вход устройства. .1рк поступлении очередной реализации на вход устройства кз этой картины исключается самая ранняя реализация, храняшаяся в ii-ых разрядах регистров 8, 9. В случае поступления на вход реализации равнозначной с хранящейся в и-ом разряде регистра
8, 9 число в соответствующем счетчике 10, ll не изме::.яется. Это позволяет хранить в счетчике 10,. 1т число, тОчно coGTH»тс Вуюшее числу кмпy T.ü"сов, поступивших на вход устройства в соответствующей паре còðoáoâ в течение последних и тaHzoa, Добавление в счетчике 10, 11 производится при поступлении на вход устройства и пульса в соответствующей паре с;ро-бов и наличии нуля в п-ом раз720385
ЦНИИПИ Заказ 10214/33 Тираж 649 Подписное
Филиал ППП Патент, г. Ужгород, ул. Проектная,4 ряде соответствующего регистра 8, 9 и, наоборот, вычитание — при отсутствии входного ил,пульса и наличии единицы в и-ом разряде регистра 8,- 9 сдвига. Это позволяет хранить в каждом счетчике 10, 11 число, точно соответствующее числу импульсов, поступивших на вход устройства в соответствуюшей гаре стробоз в течение последних и. тактов, Предлагаемый обнаружитель позволит уменьшить время анализа по реализации шума и число ложных сбросов устройства при наличии сигнала, соответственно, расширить диапазон применимости данного устройства по величине отношения сигнал/шум и уменьшить время обнаружения сигнальных позиций.
Формула изобретения
Обнаружитель сигналов, содержаший бинарный преобразователь, последовательно соединенные пороговый блох, " запускаюший блок, формирователь стробов, временной селектор, второй вход которого соединен с выходом бинарного npeotраэователя, формирователь сброса, выход которого соединен с вторым входом формирователя стрсбов, и счетчик, причем вхо бинарного преобразователя и порогового блока объединены v. являются входом обнаружителя сигналсз, о т л и ч а ю щ и йс я тем, что, с целью уменьшения времени обнаружения, введены два дешифратора, два регистра сдвига, второй счетчик, триггер, два блока сравнения с верхним порогом, два блока сравнения с нижним порогом, элемент И и элемент ИЛИ, причем каж- дый из двух выходов временного oåëåêтора соединен с входом соответствуюмего дешифратора и регистра сдвига, два выхода каждого дешнфратора двоичных комбинаций подключены к входам вычитания и сложения, соответствуюmего счетчика, выход каждого регистра сдвига подключен к второму входу соответствующего дешифратора, выход каждого чз счетчиков через соответствуюмий блок сравнения с верхним порогом соединен с соответствующими входами формирователя стробов и входами элемента ИЛИ, а также :: реэ соответствуюший блок сравнения с ниж о ним порогом — с соответствующим входом элемента И,выход которого. соединен с входом фсрмирователя сброса, выход которого соединен с установочным входом триггера и с входами сброса ц регистров сдвига и счетчиков, выход одного нз регистров сдвига соединен с входом триггера, выход которого соединен с третьим входом элемента И.
Источники информации, принятые во внимание при эксперти"-е
1. Авторское свидетельство СССР
Р 511704, кл, G 0 S 7/44, 29,05,74 (прототип).
