Устройство для статистической обработки информации

 

Союз Советски и

Социалистических

Республик

ОПИСЛНИВ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

750499 (61) Дополнительное к авт . свид-ву— (22) Заявлено 26.06.78 (21) 2633737/18-24 (5l )Ì. Кд.

G 06 F 15/36 с присоелинением заявки ¹â€”

Государстеенный комитет (23) Приоритет—

Опубликовано 23.07,80, Бюллетень № 27

Дата опубликования описания 28.07.80 но лелем изобретений и открытии (53 ) УД К 681. ЗЗЗ (088.8) (72) Авторы изобретения

М. M. Бабогло, Н. О. Герусов, Б, С. Демченко и А. Ф. Зубович

Краснодарский ордена Трудового Красного Знамени завод электроизмерительных приборов (7!) Заявитель (54) УСТРОЙСТВО ДЛЯ СТАТИСТИЧЕСКОЙ ОБРАБОТКИ

ИНФОРИАЦИИ

Изобретение относится к устройствам статистической обработки информации и может быть использовано в технике статистических измерений, вычислительной технике, автоматике и телемеханике.

Известно устройство статистической обработки информации, содержащее каналы связи с объектом, преобразователи и блоки обработки fl) . Недостаток устройства заключается в отсутствии средств встроенного контроля, что при длительной работе может привести к потерям точности.

Наиболее близким по технической сущности является устройство, содержащее последовательно соединенные блок вычитания, накопительный элемент, аналого-цифровой преобразователь, арифметический блок, блок памяти и цифроаналоговый преобразователь, выход которого подключен ко входу блока вычитания, и счетчик числа циклов, соединенный с арифметическим блоком (21. Блок памяти имеет выход на электронно пучевую трубку (ЭЛТ) .

Для уСтройств статистической обработки информации, работающих в реальном масштабе времени, характерно наличие аналоговых средств связи с объектом и преобразователей, которые совместно с цифровыми средствами обработки образуют последовательно соединенную цепь блоков внутри устройства. Такое соедине10 ние элементов в условиях современных статистических измерений, которые проводятся, как правило, в течение длительного времени, накладывает дополнительные требования к стабильности и надежности устройств. В связи с этим для получения достоверных результатов измерения и обработки возникает н обходимость проверки работоспособности одновременно измерительного и вычислительного тракта устройства как до эксперимента, так и в процессе эксперимента, что связано с затратами дополнительного оборудования и времени на подготовку и проведение

750499

3 проверочных работ, Это приводит к сниженило эффективности работы устройства и в конечном счете при длительной работе к потере точности, а для проверки устройства требуется дополнительное оборудование.

Пель изобретения - повышение точности при длительной работе устройства.

Поставленная цель достигается тем, что в устройство для статистической обработки информации, содержащее блок вычитания, первый вход которого является входом устройства, и выход через последовательно соединенные накопительный элемент и аналого-цифровой преобразователь соединен с первым вхоцогл арифметического блока, второй и третий входы которого подключены соответственно к выходу счетчики циклов и к выходу блока памяти, выход арифметического блока подкшочен к первому входу блока памяти, выход которого через цифроаналоговый преобразователь соеципен со вторым входом блока вычисления, введены последовательно соединенные блок задания ацреса, блок формирования кода ординат и нуль-орган, вход которого подключен ко второму выходу арифметического блока, выходы блока задания адреса соединены соответственно со вторым входом блока памяти и с входом блока формирования кода ординат, выход когорого подключен к третьему входу блока памяти. Кроме того, блок формирования кода ординат выполнен в виде последовательно . соединенных цешифратора кода адреса, коммутатора и регистра кода ординат.

IIа фпг. 1 приведена блок-схема описываемого устройства; на фиг. 2 — графики кривой синусоиды и прямоугольных импульсов, получаемых на выходе блока формирования орцинат точек контрольной числовой последовательности; на фиг. 3блок-схема блока формирования ординат кода точек контрольной числовой последовательности.

Устройство содержит: блок 1 вычитания, накопительный элемент 2, аналогоцифровой преобразователь 3, арифметический блок 4, блок 5 памяти, цифроаналоговый преобразователь 6, счетчик 7 числа циклов„блок 8 задания адреса точки контрольной числовой последовательности, блок 9 формирования кода ординат точек контрольной числовой последовательности, нуль-орган 10, дешифратор 11 кода адреса, коммутатор 12 и регистр

13.

Устройство работает следующим обра- зом.

Блок 8 задания адреса точки контрольной числовой последовательности (фиг. 1) формируег адрес точки, например, адрес

К-той точки, по которому в блоке 9 формирования кода ординат очек контрольной числовой последовательности формируется значение ординаты точки СМ „, в цифровой форме, Значение а„„; записывается по К-тому адресу в одну из сек- . ций блока 5 памяти, затем преобразуется в цифроаналоговом преобразователе 6 в с „ 1 и поступает на д блока 1 вычитания, вход с которого подключается к нулевому потенциалу. На выходе .формируется аналоговая разность О - cX „к,, которая фиксируется на накопительном элементе 2. Разность 0-ol преобразуется в цифровую форму О, ; в аналогоцифровом преобразователе 3, В арифметическом блоке 4 производится вычисление значения отклонения по формуле за

N циклов.

N ц, гон г и11

Для этого в арифметический блок 4 вводится сформированная разность Q из аналого-цифрового преобразователя 3 в цифровой форме и точное значение орцинаты с1 „, точки контрольной числовой послецовательности из блока 5 памяти. Полученное значение отклонения

h >«q цля К-той точки контрольной числовой послецовательности сравнивается с допустимым значением величины отклонения в нульоргане 10 и записывается ло К-му адресу другой секции блока 5 памяти. Далее процесс повторяется для значения ординаты К+1 -й точки контрольной числовой послецовательности и т. д. до тех пор, пока не будет заполнены все ацреса одной и другой секции блока 5 памяти.

Далее анализируется состояние счетчика 7 числа циклов, если число циклов, записанное в счетчике 7, равно 1, то работа заканчивается, При числе циклов

К работа устройства аналогична описанной выше, но при этом в каждом адресе секции блока 5 памяти будет накоплено

N значений аО„ и после N -го прохода автоматически производится деление на N накопленной суммы.

Ординаты точек контрольной числовой последовательности и результаты обработки точек контрольной числовой послецовательности одновременно отражаются на

99 6 (фиг. 3). Количество диодных сборок ottределяет разрядность кода ординаты, ко торая устанавливается в зависимости от схемной реализации устройства статистической обработки информации. Наличие перемычки между шиной дешифратора и одним из диодов сборки при выборе этой шины вызывает появление логической 1" на выходе сборки, отсутствие перемычкилогического "0". Таким образом, для каждой ординаты (шины дешифратора) набирается необходимый двоичный код на коммутаторе. Одна из диодных сборок отводится под знаковый разряд. Например, на фигуре 3 числу с, „ соответствует код 01 . ..., ., знак 1, числу о(„код 1 0 ....., знак 0; числу о, +„код 1 1 ...., знак 1.

Схема коммутации для получения значений ординат числовой последовательности может быть реализована с применением других элементов, например интегральных схем, KBK ручным способом при помощи перемычек, rats и программным способом. .Числовая последовательность может задавать максимально жесткие условия для проверяемых блоков, элементов, в нашем случае задает скачки кода or

+512 до -512 и максимальную частоту следования скачков для аналогового тракта устройства, и различный набор нулей и единиц в кодах ординат для цифрового тракта.

Значение кода точки числовой последовательности записывается на регистре

19 ординат для хранения и последующей обработки.

Нуль-орган может быть выполнен, например иэ элементов комбинационной логики, который при превышении установленного значения отклонения выдает сигнал об ошибке. На этот блок подается код 11 „ каждой точки контрольной гол числовой последовательности и код допустимой ошибки д, Если <+rn >>om то выдается сигнал на индикатор ошибки.

Введение новых элементов в устройство статистической 06pa60тки информации выгодно отличает его от известного тем, что позволяет повысить эффективность работы путем оперативного анализа работоспособности устройства.

Статистические эксперименты длятся до 8-15 ч и более. Вероятность безотказной работы устройства статистической обработки информации за 20 ч равна 0,93. Необходимо перед началом

5 7504 экране ЭЛТ, которая подключается к выходу блока 5 памяти.

В результате однократного прохода получается разность значений ординат точек контрольной числовой последователь ности и тех же точек, значения которых в виде электрических сигналов прошли, через измерительный и вычислительный тракты. В общем случае для однократного цикла случайные отклонения нельзя отличить от систематических, что является недостаточным для контроля устройств, в которых заложены принципы усреднения (накопления) .

При многократном проходе случайная составляющая отклонений усредняется, а систематическая составляющая отклонений выделяется.

Таким образом осуществляется оперативный контроль работы устройства по 2О отклонению д о г, от установленного допустимого значения.

Диагностика работы осуществляется путем наблюдения на экране ЭЛТ первоначальной контрольной числовой последо- 25 вательности и значений д а г, и сравнения их с их допустимой областью отклонения, Блок 8 задания адреса точек контрольной числовой последовательности представ- о ляет собой, например, двоичный счетчик для получения кода адреса точек контрольной числовой последовательности.

Для задания ординат числовой последовательности, представленной 2 ординатами, необходимо и разрядов двоичного счетчика (фиг. 2, например, 32 точки, и =5).

Блок 9 формирмирования кода ординат точек контрольной числовой последо- 4О вательности (фиг. 3) может быть выполнен из дешифратора кода адреса 11, коммутатора 12, позволяющего для данной точки получить любое значение ординаты этой точки, и регистра 1 3 ординат выб- 4 ранных точек.

Дешифратор 1 1 кода адреса преобразует код адреса в позиционный код, Выходы дешифратора подключены к коммута. тору 12. 50

Коммутатор 12 позволяет для выбранной точки числовой последовательности получить любое значение ординаты этой точки путем соответстствующих коммутаций, Например, выходные шины дешифратора на коммутационной плате при помощи гибких перемычек подключаются к соответствующим цепям диодных сборок

7 75049 эксперимента произвести проверку работоспособности устройства. При работе на уже известных устройствах это займет до 0,5-1 ч, что составляет 5-10% от общего времени работы. Если в течение рабочего дня необходимо провести две и более проверок работоспособности, особенно при работе с "устающими" объектами, например, биологическими (животные и т. д.), где в любой момент необходимы полная уверенность в нормальной работоспособности устройства, то процент затрат на проверку соответственно возрастает. Введение новых блоков позволяет проводить автоматическую оперативную проверку работоспособности и занимает 0,5+1 мин, т. е. затраты на проведение эксперимента снижаются на

10% и более. Все это приводит к повышению производительности труда, сниже- 0 нию затрат на проведение экспериментов и к увеличению достоверности результатов обработки.

Формула изобретения 25

1. Устройство для статистической обработки информации, содержащее блок вычитания, первый вход которого является входом устройства, а выход через по- ЗО следовательно соединенные накопительный элемент и аналого-цифровой преобразователь соединен с первым входом арифметического блока,. второй и третий входы которого подключены соответственно к выходу счетчика циклов и к выходу блока памяти, выход арифметического блока подключен к первому входу блока памяти, выход которого через цифроаналоговый преобразователь соединен со вторым входом блока вычитания, о т л и— ч а ю щ е е с я тем, что с целью повышения точности при длительной работе, в устройство введены блок задания адреса, блок формирования кода ординат и нульорган, вход которого подключен. ко второму выходу арифметического блока, выходы блока задания адреса соединены соответственно со вторым входом блока памяти и с входом блока формирования кода ординат, выход которого подключен к третьему входу блока памяти.

2. Устройство по и. 1, о т. л и ч аю щ е е с я тем, что блок формирования кода ординаr выполнен в виде последовательно соединенных дешифратора кода адреса, коммутатора и регистра кода орди»аг.

Источники информации, принятые во внимание при экспертизе

1. Патент CLIJA ¹ 3506813,, кл. 235-152, 1970.

2. Авторское свидетельство СССР № 598128, кл. G 06 G 7/52, 1978, 750499

Составитель В. Жовинский

Редактор М. Лнкович Техред Л. Теслюк Корректор Г. Решетник

Заказ 4468/19 Тираж 751 Подписное

Е НИИПИ Государственного комитета СССР но делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, r. Ужгород, ул. Проектная, 4