Цифровой функциональный преобразователь

 

Союз Советских

Социалистических

Рес убл

ОП ИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (lti 752351

Г (1

F (6l ) Дополнительное к авт. саид-ву (22) Заявлено 24.07.78 (21) 2648450/18-24 с прнсоединениеем заявки М— (23) Приоритет

Опубликовано 30.07.80 Бюллетень М 28

Дата опубликования описания 30.07.80 (51)М. Кл.

6 06 F 15/31

6Ъеудеретееннмй комитет

СССР пв делам изобретений и аткпмтнй (53) УДК681,3 (088.8) (72) Авторы изобретения

В. Н. Соломаха и A. Г. Шевяков (7I) Заявитель

Рязанский радиотехнический институт (54) ЦИФРОВОЙ ФУНК(1ИОНАЛЬHblй ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к вычислительной технике, автоматике и телемеханике и может быть использовано в качестве самостоятельного устройства или в составе аппаратуры для решения специальных задач. 5

Известно устройство, содержащее запоминакацее устройство, блок двоичных умножителей, счетчик, два счетчика интервалов, вычитакецее устройство, двоичный умножитель, схему ИЛИ, счетчик резульI0 тата (1J.

Недостатком устройства является невозможность воспроизведения пространственных кривых, принадлежащих поверхности

g (g,Ó), траектория движения которых в

is плоскости ХО3 задается потоками единичных приращений Ь и, Иэ известных устройств наиболее близким к изобретению по технической сущнос20 ти является устройство, содержащее блок памяти и-счетчик приращений по т, линейный преобразователь, блок формировани / анана лрнраженни и линию задержки (2 .

Недостатком устройства является формирование приращений только одномерных функций, т.е, плоских кривых. Воспроизведение пространственных кривых с помощью данного ФП также невозможное

Hemü изобретения — расширение функциональных возможностей за счет воспроизведения пространственных кривых.

Указанная цель достигается тем, что в устройство, содержащее блок памяти и счетчик приращений по g дополнительно введены счетчик приращений по у, счетчики интервалов и У т блок сравнения, блок управления, накапливающий сумматор, четыре элемента ИЛИ, блок формирования приращений по g причем суммирутсеций и вычитакеций входы счетчика приращений по тт, являются входами приращений по А устройства и соединены с первым и вторым входами блока управления соответственно, суммирукеций и вычитающий входы счетчика приращения по 1 являются входами приращений по,1 устройства и соединены с третьим и четвертым входами

3 752353. 4 етственно, выходы но с выходами третьего и четвертого элепо . и у соедине- ментов ИЛИ, прямой выход второго тригвходами первой и гера соединен с первыми входами пятого авнения, выход кото- ишестогоэлементовИ, а инверсный-спервходом блока уп- оими входами седьмого и восьмого элемен5 рой, третий и четвер- гов И, выход второго элемента ИЛИ подклюсоединены соответ цен к первому входу третьего триггера„втоодами элементов Рой вход которого соединен с входом блока управления соотв счетчиков приращений ны соответственно со второй групп блока ср рого соединен с пятым равления, первый, вто тый выходы которого ственно с первыми вх

ИЛИ, вторые входы первого и второго элементов ИЛИ подключены к выходу переполнения счетчика приращений no V, а их выходы подключены соответственно к суммирующему и вычитающему входам счетчика интервалов, выходы которого подключе1 ны к входам первой группы блока памяти, вторые входы третьего и четвертого элементов ИЛИ подключены к выходу переполнения счетчика приращений по g а их выходы подключены соответственно ко входам суммирования и вычитания счетчика интервалов у выходы которого подключены к

) входам второй группы блока памяти, выход которого подключен к информационному входу накапливающего сумматора, первый и второй управляющие входы которого соединены с пятым и шестым выходами блока управления, а выход — с информационным входом блока формирования приращений по g выходы которого являются

1 выходами устройства, а управляющий вход подключен к седьмому выходу блока управления, состоящего из четырех триггеров, дешифратора, счетчика, элемента задержки, девяти элементов ИЛИ, четырнадцати элементов И, двух элементов И-HE и эле- з мента ИЛИ-НЕ, причем первый вход блока управления соединен с первыми входами первого, второго и третьего элементов ИЛИ, второй — co вторыми входами первого и второго и первым входом четвертого эле- 4О ментов ИЛИ, третий — с первым, третьим и вторым входами соответотвенно пятого, второго и третьего элементов ИЛИ, четвертый — с четвертым входом второго элемента ИЛИ и вторыми входами четвертого 4> и пятого элемента ИЛИ, пятый — с первыми входами первых элементов И-НЕ и И и через элемент ИЛИ-НЕ с первыми входами вторых элементов И-НЕи И, выходы первого и пятого элементов ИЛИ подключены к первому и второму входам первого триггера, прямой выход которого соединен с первым входом третьего элемента И и вторыми входами второго элемента И-HE и первого элемента И, а инверсный — с первым входом четвертого элемента И и вторыми входами первого элемента И-НЕ и второго элемента И, первый и второй входы второго триггера соединены соответственсброса четвертого триггера, входом обнуления счетчика и через элемент задержки - с выходом девятого элемента

И, прямой выход третьего триггера соединен с первым входом десятого элемента

И, второй вход которого является входом тактовой частоты блока управления, а выход подключен ко входу синхронизации четвертого триггера и первым входам одинадцаroro и двенадцатого элементов И, прямой и инверсный выходы четвертого триггера подключены соответственно ко вторым входам одинадцатого и двенадцатого элементов И, выход одинадцатого элемента И соединен с первыми входами тринадцатого и четырнадцатого элементов И и вторым и третьим входами соответственно третьего и первого элементов И, выход двенадцатого элемента И соединен с первым входом девятого элемента И, счетным входом счетчика, вторыми входами четвертого, пятого, шестого и седьмого элементов И и третьим входом второго элемента

И, выходы счетчика соединены со входами дешифратора, первый выход которого соединен с третьими входами пятого и седьмого элементов И, второй — с третьими входами третьего, четвертого, шестого и восьмого элементов И, а третий — с четвертыми входами первого и второго элементов И и вторым входом девятого элемента И, выходы первого и второго элементов И-НЕ соединены со вторыми входами тринадцатого и четырнадцатого элементов И, выходы которых являются первым и третьим входами блока управления, вы-. ходы первого, второго, седьмого и восьмого элементов И соединены соответственно с первыми входами шестого, седьмого,восьмого и девятого элементов ИЛИ, вторые входы которых соединены с выходами соответственно четвертого, третьего, шестого и пятого элементов И, а выходы являются соответственно четвертым, вторым, шестым и пятым выходами блока управления, седьмым выходом которого является выход девятого элемента И.

На фиг. l представлена блок-схема устройства; на фиг. 2 — блок-схема блока управления. при

) ( ((-;1д

" (ду)=(г;,„ +„-г; ). ау, ( (X- X;) ((У вЂ” У„) 30

ПРИ

Выражения (1) и (2) положены в основу построения преобразователя.

Значения аргументов Х и Ч фиксируются в соответствующих реверсивных счетчиках 1, 3 и 2, 4.

Коды счетччков 3 и 4 интервалов подключены к адресной шине блока памяти, предназначенного для хранения кодов ор- 40 динат функции в узлах и определяют адрес ячейки памяти в которой хранится код, соответствующий ординате ;) . Коды счетчиков 1 и 2 приращений соответствуют величинам (X Х, ) и ((-1 )и поступают на 45 блок 5 сравнения, выходной сигнал которого

5 7523

Устройство содержит счетчики 1 и 2 прирашений по Х и у, счетчики 3 и 4 интервалов у, и у, блок 5 сравнения, элементы 6 ИЛИ, блок 7 управления, блок

8 памяти, накапливаюший сумматор 9 и блок 10 формирования прирашения.

Блок управления содержит триггеры

11-14, дешифратор 15, счетчик 16, элемент 17 задержки, элементы 18-26 ИЛИ, элементы 27-40 И, элементы 41 и 42 i0

И-НЕ, элементы 43 ИЛИ-НЕ.

Преобразователь предназначен для воспроизведения функции Z = 4 (X r ), которая вместе со своими аргументами ) и У представлена в виде потоков единичных tS приращений (Ь,+Х, + У ) ..БФП реализован на основе кусочно-плоскостной интерполяции поверхности f (X r у ) ° Зависимости для определения величины Ь L no прирашениям g х и д, у т.е. дХ(АА и 20

А Z (дЧ) на ij -ом квадрате разбиения

"(")=("- )- ь " (.) и(ь ы)(-а, „„-, „) ьУ, 25

51 6 ков 3 и 4 интервалов на единицу, что позволяет выбрать из блока 8 памяти код ординаты Z „ ц.4 и суммировать его во (1> втором полутакте с содержимым накапливающего сумматора 9.

Во втором такте содержимое счетчика

3 уменьшается на 1, что позволяет во втором полутакте осуществить передачу в сумматор 9 обратного кода ординатыx; ° + т,е, осушествить операцию вычитания. 6 результате выполнения двух тактов к содержимому сумматора 9 прибавляется разность (2;+„,„-+4 — к; + 4 ) т.е. прираще- ние функции, соответствуюшее единичному прирашению аргумента, )(, В третьем такте обеспечивается установка счетчиков 3 и 4 в исходное состояние и в случае возникновения переполнения в сумматоре форйируется соответствуюшее единичное приращение функции b,Z .

Для этого блок 7 управления вырабатыва-. ет сигнал опроса блока 10 формирования прирашения — формирование д Х . Остаток в сумматоре 9 учитывается при выработ ке следующего единичного приращения Ь2, которое может быть сформировано при по,ступлении gZ или д У . После выполнения трех тактов блок 7 управления устанавливается в исходное состояние, Погрешность воспроизведения f (X, у ) в основном, определяется видом самой функции и объемом памяти, т.е. количеством разбиений по осям аргументов X u

Ъ, и может быть сведена к величинам порядка 0,1-0,01 4. По сравнению с известным устройством в предлагаемом сушественно расширены функциональные воэможности. Предлагаемое изобретение может найти применение при построении различного рода автоматизированных систем управления и контроля, в цифровых интегрирующих машинах и других специализированных вычислительных устройствах. г = О, если (y. — у- ) >(У- ) и г = 4, есаул(Х - у", ) 4 (у- Ч so

С приходом единичного прирашения по

X(%h М-) или e (+ b. Y ) запускается блок 7 управления, работа которого осушествляется в соответствии с микропрограммой.

В первом такте с помошью управляюших сигналов блока 7 управления обеспе чивается увеличение содержимого счетчиФормула изобретения цифровой функциональный преобразователь, содержащий блок памяти и счетчик прирашений по Q, о т л и ч а ю ш и й— с я тем, что, с целью расширения функциональных возможностей эа счет воспро» изведения пространственных кривых, преобразователь содержит счетчик прирашений по у, счетчики интервалов и Y блок сравнения, блок управления, накапливан

7 75235 ций сумматор, четыре элемента ИЛИ, блок, формирования приращений по ., причем суммирующий и вычитающий входы .счетчи . ка приращений по являются входами при- ращений по Х устройства и соединены с первым и вторым входами "3блока управления; соответственно суммирующий и вычитающий входы счетчика приращения по являются входами приращений по у устройства и соединены с третьим и четвертым входами блока управления соответственно, выходы счетчиков приращений по

) и у соединены соответственно со входами первой и второй грунп блока сравнения, выход которого соединен с пятым входом блока управления, первый, второй, третий и четвертый выходы которого соединены соответственно с первыми входами элементов ИЛИ, вторые входы первого и второго элементов ИЛИ подключены к вы- о ходу переполнения счетчика приращений по

X - а их выходы подключены соответст7 венно к суммирующему и вычитающему входам счетчика интервалов Х, выходы которого подключены к входам первой груп- пы блока памяти, вторые входы третьего и четвертого элементов ИЛИ подключены к выходу переполнения счетчика приращений по у, а их выходы подключены соответственно к входам суммирования и вы- Зо читания счетчика интервалов у выходы которого подключены к входам второй группы блока памяти, выход которого подключен к информационному входу накапливающего сумматора, первый и второй управляющие входы которого соединены с пятым и шестым выходами блока управления, а выход - с информационным входом блока формирования приращений по х, выходы которого являются выходами устрой- 4О ства, а управляющий вход подключен к седьмому выходу блока управления, состоящего из четырех триггеров, дешифратора, счетчика, элемента задержки, девяти элементов ИЛИ, четырнадцати элементов И, 45 двух элементов И-HE и элемента ИЛИ-НЕ, причем первый вход блока управления соединен с первыми входами первого, второго и третьего элементов ИЛИ, второйсо вторыми входами первого и второго и. первым входом четвертого элементов ИЛИ, третий - с первым, третьим и вторым вхрдами соответственно пятого, второго и третьего элементов ИЛИ, четвертый - с четвертым входом второго элемента ИЛИ и вторыми входами четвертого и пятого элементов ИЛИ, пятый:-: — c первыми вхо дами первых элементов И-НЕ и И и через

1 8 элемент ИЛИ-НЕ с первыми входами вторых элементов И-НЕ и И, выходы первого и пятого элементов ИЛИ подключены к первому и второму входам первого триггера, прямой выход которого соединен с первым входом третьего элемента И и вторыми входами второго элемента И-НЕ и первого элемента И, а инверсный — с первым входом четвертого элемента И и вторыми входами первого элемента И-НЕ и второго элемента И, первый и второй входы второго триггера соединены соответственно с выходами третьего и четвертого элемента ИЛИ, прямой выход второго триггера соедйнен с первыми входами пятого и шестого элементов И, а инверсный - с первыми входами седьмого и восьмого элементов И,выход второгоэлемента ИЛИ подключен к первому входутретьего триггера,второй вход которого соединен с входом сброса четвертого триггера, входом обнуления счетчика и через элемент задержки — c выходом девятого элемента И, прямой выход третьего триггера соединен с первым входом десятого элемента И, второй вход которого является входом тактовой частоты блока управления, а выход подключен ко входу синхронизации четвертого триггера и первым входам одинадцатого и двенадцатого элементов И, прямой и инверсный выходы четвертого триггера подключены соответственно ко вторым входам одинадцатого и двенадцатого элементов И, выход одинадцатого элемента И соединен с первыми входами тринадцатого и четырнадцатого элементов И и вторым и третьим входами соответственно третьего и первого элементов

И, выход двенадцатого элемента И соединен с первым входом девятого элемента

И, счетным входом счетчика, вторыми входами четвертого, пятого, шестого и седьмого элементов И и третьим входом второго элемента И, выходы счетчика соединены со входами дешифратора, первый выход которого соединен с третьими входами пятого

-и седьмого алементов И, второй - с третьими входами третьего, четвертого, шестого и восьмого элементов И, а третий» с четвертыми входами первого и второго алементов И и вторым входом девятого элемента И, выходы первого и второго элементов И-HE соединены со вторыми вх т дами тринадцатого и четырнадцатого элементов И, выходы которых являются первым и третьим выходами блока управления, выходы первого, второго, седьмого и восьмого элементов И соединены соответственно с первыми входами шестого, седьмого, 75235 1

10 восьмсго н девятого элементов ИЛИ. вто-. рые входы которых соединены с выходами соответственно четвертого, третьего, шестого и пятого элементов И, а выходы являются соответственно четвертым, вторым, шестым и пятым выходами блока управления, седьмым выходом которого является выход девятого элемента И.

Источники информации, принятые во внимание при экспертиз

1. Авторское свидетельство СССР

% 521570, кл. Cq 06 F 15/34, 1976.

2. Авторское свидетельство СССР

Ж 368618; кл. 6 06 F 7/26, 1971 (прототип).

752351

Составитель А, Зорин

Рееактор И. Наккииа Гехреа Н. Бараауиииа Корректор H. Григорук

Заказ 4750/9 Тираж 751 Подписное

БНИИПИ Государственного комитета СССР по делам Изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент", г. Ужгород уле Проектная, 4