Устройство для вывода информации

 

Союз Советских

Социалнстнчесннх

Республик (63) Дополнительное к авт. саид-ву(22) Заявлено 11. 04. 79 (21) 2751886/18-24 (51) и. К.

G F 3/04 с присоединением заявки М—

Государственный комитет

СССР ио делам изобретений и открытий (23) Приоритет—

Опубликовано 23.1080. Бюллетень М 39 (53) УДК 681. .325(088.8) Дата опубликования описания 25 ° 10 ° 80 (72) Лвторы изобретения

В.M. Антимиров и M.10. Яблонский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫВОДА ИНФОРИАЦИИ

Изобретение относится к вычисли- " тельной технике и может быть использовано при построении устройств обмена управляющих вычислительных систем с периферийными устройствами. 5

Для согласованной работы системы

r периферийными устройствами канал обмена должен обеспечивать необходимые частоты передачи и определенные фазовые соотношения между передавае- тп мыми сигналами, которые зависят от длины канала связи и параметров периферийных устройств.

Известно вычислительное устройство, обеспечивающее передачу данных на нескольких частотах и"содержащее в каждом канале интерфейсный адаптер, снабженный преобразователем параллельного. кОда в последовательный, регистром выбора часто- 2О ,ты, генератором синхроимпульсов и мультиплексором.

Устройство передает информацию на частоте, код которой установлен в регистре выбора частоты центральным обрабатывающим устройством j13

Недостатком известных устройств является фиксированный набор нескольких частот передачи и жесткие фазовые соотношения между передаваемы- yg

2 ми сигналами, что ограничийает об-,,ласть применения устройств.

Наиболее близким по технической сущности к предложенному является устройство для вывода данных из процессора, содержащее блоки сопря>кения, управления, согласования, регистр обмена, генератор тактовой частоты, блок задания режима вывода, причем входы устройства связаны с первыми входами блока управления и регистра обмена, выход которого подключен ко входам блоков сопряжения и первому входу блока задания режима вывода, выход генератора тактовой частоты соединен со втор>ю входом блока управления, выход которого подключен ко вторым входам регистра обмена и блоку задания режима вывода, выход блока режима вывода соединен с третьим входом блока управления, выходы блоков сопряжения подключены ко входам блока согласования, выходы которого являются выходами устройства (2).

Недостатком этого устройства являются большие аппаратурные затраты, требуемые при использован m его для работы с различными типами периферийных устройств.

773613

Цель изобретения — сокращение ап,паратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее буферную память, информационный вход которой является, входом устройства, а ,информационные выходы соединены с соответствующими информационными входами сдвигового регистра,формирователь синхроимпульсов и узел сопряжения,выход которого является выходом. о устройства, введены память управления, три элемента И и группа элементов И, причем первые выходы форми» рователя синхроимпульсов и памяти управления подключены к соответствующим входам первого элемента И, вы-,15 ходом соединенного с управляющим входом буферной памяти, вторые выходы — к соответствующим входам второго элемента И, выходом соединенного с управляющим входом па- 20 мяти управления, а третьи выходы к соответствующим входам третьего элемента И, выходом соединенного с первым управляющим входом сдвигового регистра, выходы которого подключены к первым входам соответствующих элементов И групп, а вторОй управляющий вход — к четвертому выходу памяти управления, информационный вход которой соединен с входом устройства, пятый выход — со вторыми входами элементов И группы, а группа выходов — с группой входов узла сопряже ния, соответствующие входы которого подключены к выходам элементов И группы.

На чертеже представлена блоксхема устройства.

Устройство содержит буферную память (БЗУ} 1, формирователь 2 синхроимпульсов, сдвиговый регистр 3, 40 узел 4 сопряжения, память 5 управления (ЗУУ), первый б, второй 7 и третий 8 элементы И и группу элементов

И 9.

Буферна% память H naMHTx ynpaa 45 ления содержат запоминающий модуль

10 и счетчик 11 адреса, причем

1 в памяти управления в качестве тако- . го модуля может быть использован модуль с оперативной сменой информации.

Устройство работает следующим образом.

Перед началом работы устройства производится его предварительная

55 настройка, которая осуществляется по информации, поступающей на вход устройства.

По сигналам, поступающим на вход устройства, производится запрет приема внутренних управляющих сигна- 40 лов, поступающих на управляющие входы БЗУ 1 и ЗУУ 5, после чего ЗУУ

5 (и БЗУ 1, если БЗУ вЂ” оперативная память) загружается информацией, необходимой для передачи. По окончании загрузки счетчики 11 адресов

ЗУУ 5 и БЗУ 1 устанавливаются в исходное состояние, соответствующее адресам первых слов, которые должны быть считаны.

В конце загрузки ЗУУ Ь и БЗУ 1 переводятся в режим ",Чтение", после чего снимается запрет приема внутренних управляющих сигналов.

При наличии нужной для передачи информации в ЗУУ 5 настройка заключается только в установке начальных адресов, передаваемых с магистральной линии.

Временные положения передаваемых сигналов в устройстве изменяются с дискретом, равным циклу работы. Зуу

5. Передача данных происходит под действием управляющих сигналов, поступающих с ЗУУ. При установлении

БЗУ 1 и ЗУУ 5 в режим "Чтение" на выходе БЗУ 1 появляется первое передаваемое слово, на выходе ЗУУ 5 первое слово управления передачей.

Первое слово, считываемое из ЗУУ, содержит "1" на втором, третьем выходах и "0" на первом, четвертом, пятом выходах.

Наличие "1" на втором выходе ЗУУ

5 обеспечивает увеличение содержимого счетчика 11 ЗУУ 5 на единицу для формирования управляющего слова следующего такта работы устройства.

Нулевой сигнал на четвертом выходе ЗУУ 5 переводит сдвиговый. регистр 3 в режим приема параллельного кода из БЗУ 1, который записывается в сдвиговый регистр 3 по импульсу, посупающему от формирователя 2. Разрешение на поступление импульса определяется "1" на третьем выходе ЗУУ 5.

Нулевые сигналы на пятом и первом выходах ЗУУ 5 запрещают прохождение информации из сдвигового регистра

3 на входы узла 4 сопряжения, а также изменение адреса БЗУ 1.

На втором такте работы устройства на выходах ЗУУ 5 появляется код 01001. Этот код запрещаег изменение адреса БЗУ 1 ("0" на первом выходе), разрешает изменение адреса Зуу 5 ("1" на втором выходе), запрещает изменение информации на сдвиговом регистре 3 ("0" на третьем выходе}, сохраняет режим сдвигового . регистра 3 ("0" на четвертом выходе)и разрешает прохождение информации из сдвигового регистра.3 на узел 4 сопряжения. Если требуется передать информационный импульс заданной.длины, то из ЗУУ 5 последовательно считывается последовательность управляющих слов, содержащих в разрядах с первого по пятый вышеописанный код 01001. После .окончания передачи, 773513 ймпульса идет передача паузы, которая формируется выдачей управляющих слов с кодом 01000. Этот код отличается от предыдущего нулем на пятом выходе ЗУУ 5,па которому происходит запрет выдачи на узел 4 сопряжения информации сдвигового регистра 3. Длительность паузы, так же . как и длительность импульса, определяется числом считываемых из ЗУУ 5 слов, имеющих код 01000.

В течение паузы, в зависимости от того идет передача параллельным кодом или последовательным, возможна принять новую информацию н сдвигавый регистр 3 или сдвинуть старую- ) 5

Прием информации в сдвиговый регистр 3 во время паузы обеспечи.вается кодом 11000, отличающимся от предыдущего наличием "1" в первом выходе ЗУУ 5, что обеспечивает увеличение содержимого счетчика

11 на БЗУ 1 на единицу и выдачу в начале следующего такта наваго информационного слова, которое записывается в сдвиговый регистр 3 но коду 01100.

Сдвиг информации в течение паузы обеспечивается кодом 01110.

Передача последующих разрядов или слов из БЗУ 1 происходит аналогично.

ЗО

Параллельна с передачей информационных сигналов возможна передача служебных сигналов по группе выходов ЗУУ 5, длительности которых также определяются числом последа- 35 вательна считываемых иэ ЗУУ слов, содержащих "1" в соответствующих разрядах.

Конец передачи инициируетс †появлением на выходах ЗУУ 5 кода 00000, gp

nG которому запрещается изменение счетчиков 11 ÇÓÓ и БЗУ, запись в сдвиговый -регистр 3 и передача информации из него на входы узла 4

co:ëðÿæåíèÿ.

Запрет изменения счетчика 11 ЗУУ

5 обеспечивает циклическое повторение этого режима, до тех пар пока процессор не произведет новую настройку.

Группа выходов ЗУУ 5 во время циклической выдачи кода конца йередачи может быть абнулена или содержать какой-нибудь код, сигнализиру,кщий а там, что передача данных окончена. 55

Таким образом, устройства обес печивает передачу информации с произвольным временным расположением передаваемых сигналов, что позволяет исключить необходимость использования блоков временного преобразования передаваемых сиг- налов для периферийных устройств разных типов и этим сокращается объем оборудования устройства, Дискрет изменения временных параметров передаваемых сигналов определяется циклам работы памяти управления. При реализации этой памяти на больших интегральных схемах, например серии 500, этот дискрет не превышает 50 нс, что абеспечинает формирование сигналов с требуемыми временными параметрами и фазовыми соотношениями при подключении новых периферийных устройств без переделки аппаратуры.

Формула изобретения

Устройство для вывода информации, содержащее буферную память, информационный вход которой является входом устройства, а информационные выходы соединены с соответствующими информационными входами сднигаваго регистра, формирователь-синхроимпульсов и узел сопряжения, выход которого является выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения аппаратурных затрат, в него введены память управления, три элемента И и группа элементов И, причем первые выхсды формирователя синхроимпуль сав и памяти управления подключены к соответствующим входам первого элемента И, выходом соединенного с управляющим входом буферной памяти,вторые выходы — к соответствующим входам второго элемента И, выходом соединенного с управляющим входом памяти управления, а третьи выходы к соответствующим нходам третьего элемента И, выходом соединенного с первым управляющим входом сдвигавага регистра, выходы которого подключены к первым входам соответствующих элементов И группы, а второй управляющий вход — к четвертому выходу памяти управления, информационный вход которой соединен с входом устройства, пятый выход — со вторыми входами элементов И группы, а группа ныходав — с группой входов узла сопряжения, соответствующие входы которого подключены к выходам элементов

И группы.

Источники информации, принятые ва внимание при экспертизе

1. Патент Clt!A Р 4052702р кл. 364-200, 1977.

2. Авторское свидетельство СССР

9 526880, кл. G F 3/04, 1976 (прототип).

773613

Составитель В. Верулиб

Редакто Г. Волкова Тех ед Н.Г аб Ко кто М.

Заказ 06 62 Тираж Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений, и открытий

113035 Москва Ж-35 Раушская наб. . 4 5 филиал ППП Патент г. Ужгород, Ул. Проектная, 4