Способ изготовления полупроводниковых интегральных биполярных схем

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Соцналистическнх

Реслублнк (ii>773793 (61) Дополнительное к авт. сеид-ву (51) М. Кл.3 (22) Заявлено 02.11.77 (21) 2540035/26-25 с присоединением заявки № (23) Приоритет

Н 01 L 21/82

Государствеииый комитет

СССР по делам изобретений и откр ыти Й

Опубликовано 231080 бюллетень ¹ 39

Дата опубликования описания 251080 (53) УДК 621. 382 (088.8) (72) Авторы изобретения 0. В. Кружанов, В. П, Дубинин, В. С. Овчинников и В. Э. Сафронов (71) Заявитель (54) СПОСОБ ИЭГОТОВЛЕНИЯ ПОЛУПРОВОДНИКОВЫХ

ИНТЕГРАЛЬНЫХ БИПОЛЯРНЫХ СХЕМ

Изобретение относится к микроэлектронике, конкретно к способам изготовления полупроводниковых интегральных схем (ИС) и может быть ис- 5 пользовано для изготовления различных твердотельных цифровых и логических устройств на основе биполярных транзисторов.

Известен способ изготовления полу- 1О проводниковой интегральной биполярной схемы по планарно-эпитаксиальной технологии с использованием скрытого коллекторного слоя и метода двойной диффузии для создания базового и 15 эмиттерного слоев (1) .

По этому способу изготавливают устройства, в которых изоляция отдельных транзисторов в интегральной схеме осуществляется с помощью специ-20 ально созданного р-п перехода. Для этого в эпитаксиальную структуру со скрытым слоем, состоящую из полупроводниковой подложки р-типа проводимости-и зпитаксиальной пленки и-типа проводимости проводят разделительную диффузию. При этом в эпитаксиальную пленку загоняют акцепторную примесь, которая при разгонке образует области р-типа проводимости, смыкающиеся с подложкой. Указанные области выделяют в эпитаксиальном слое отдельные изолированные друг от друга "карманы", B которых формируют транзисторы и другие элементы схемы.

Недостатками указанного способа являются его большая трудоемкость и низкая интеграция изготовленных по нему схем. Последнее обусловлено тем, что большая часть площади ИС занята областью разделительной диффузии, которая служит только для изоляции и не несет более никакого Функционального назначения.

Наиболее близким по технической сущности к предлагаемому является способ изготовления полупроводниковых интегральных биполярных схем, включающий и формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого слоя и-типа проводимости, выращивание эпитаксиального слоя р-типа проводимости, формирование в зпитаксиальном слое областей п-типа, создание областей p+-типа и n+-типа и формирование слоя металлической разводки (2g .

773793, Известный способ является достаточно трудоемким. Кроме того, степень интеграции схем, получаемых по данному способу, недостаточно велика. пе

Цель изобретения — увеличение ст ени интеграции интегральных схем. теПоставленная цель достигается тем, что при создании областей р+- и и"( типа посредством ионного легирования, используют один маскирующий слой,пер- 0 вой производит загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, разгонку легирующих примесей в этих областях производят в инертной среде, а окна, вскрытые для формирования укаэанных областей, оставляют открытыми вплоть до создания слоя металлической разводки.

В предлагаемом способе изготовления интегральной схемы после выращивания на эпитаксиальной структуре 20 первого маскирующего окисла последняя не подвергается более термическим, операциям в окислительной атмосфере. При таком процессе толщина окисла оказывается одинаковой на всей структуре и, следовательно, становится возможным применение для разводки металлических слоев меньшей ширины и меньшей толщины, так как на плоской поверхности вероятность разрыва тонких металлических проводников резко умень30 шается. Уменьшение ширины проводников металлической разводки приводит к значительному уменьшению площади, занимаемой схемой на кристалле. Умень åííå толщины металлической развод 35 ки также приводит к уменьшению этой площади, так как при этому удается, уменьшить промежутки между соседними металлическими проводниками.

Другой особенностью процесса яв- 40 ляется то, что при отсутствии операций окисления окна, вскрытые для формирования областей и+ и р, остаются открытыми вплоть до нанесения металлической разводки. Это дополнитель- 45 но позволяет уменьшить число технологических операций, в частности, становится ненужной операция вскрытия контактных окон. При этом также достигается увеличение интеграции схемы при сохранении минимальных раз50 меров элементов. Это увеличение интеграции обусловлено тем, что в таком технологическом процессе обе области и п+ и р+ могут быть сделаны минимальными, т.е. их размеры ограничены только возможностями применяемо го оборудования. В обычном процессе эти размеры не могут быть сделаны такими малыми, так как они должны быть больше чем размеры контактных Щ окон к ним.

Согласно предлагаемому способу операции загонки при формировании областей n+ и р " производят посредством ионного легирования. 65

После загонки примеси в первы области, например в области и+, в том же окисле вскрывают окна для загонки примеси во вторые области, например области р+. При загонке римеси во вторые области открыты кна, вскрытые как для загонки в перФ вые, так и для загонки во вторые области, и примесь попадает в те и другие области. Это накладывает требование на последовательность операций эагонки. Первой должна производиться загонка той примеси, концентрация которой в изготавливаемой конструкции должна быть больше. В этом случае вторая загонка не изменяет тип проводимости в первых областях.

Если, например, конструкция такова, что концентрация в областях n+ должна быть больше, чем концентрация в областях р+, то первой из двух указанных операций загонки должна производиться загонка донорной примеси в области n+.

Разгонку акцепторной и донорной примесей в областях n+ и р" производят в инертной среде. Это предохраняет окна, необходимые для контакта активных областей с металлической разводкой, от окисления и избавляет от необходимости проведения операции вскрытия контактных окон. Для уменьшения числа технологических операций разгонку акцепторной и донорной примесей производят одновременно. Если конструкция такова, что к распределению примесей в областях и и р предъявляются требования, + + которые не могут быть удовлетворены при одновременной разгонке, приходится проводить разгонку акцепторной и донорной примесей раздельно, при этом обе разгонки проводятся в инертной среде.

Пример. Изготавливают ИС, содержащую КИД-транзисторы. На кремниевой подложке КДБ-10 с помощью операций 1-ой фотолитографии и диффузии сурьмы формируют области скрытого слоя и-типа проводимости. Затем методом хлоридной эпитаксии выращивают монокристаллический слой кремния р-типа проводимости толщиной 2 мкм с удельным сопротивлением 0,5 Ом см.

Затем в локальные участки поверхности, выделенные с помощью 2-ой фотолитографии проводят ионную загонку фосфора. Энергия ионов при загонке составляет 40 кэВ, а внедренная доза равняется 7 мкк/см . В качестве масй кирующего покрытия при ионном внедрении используют фоторезист. После снятия фоторезиста проводят разгонку фос фора с одновременным окислением поверхности. Разгонку проводят в сухом кислороде б0 мин, затем во влажном кислороде 20 мин и вновь в сухом кислороде 40 мин. Температура при разгонке составляет 1150 С. При этом о.

7737ЯД

Формула изобретения

Составитель E. Чудова редактор Т. Кугршаева Текред.н.астадош Корректор М. Коста

Заказ 7521 72 Ти аж 844 Подписное

/ р

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, tt-35, Раушскак наб.д. 4 5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 на поверхности структуры вырастает окисел толщиной у 0,4 мкм. Этот окисел является маскирующим окислом при последующих операциях загонки.

В нем с помощью 3-й фотолитографии вскрывают окна, через которые методом ионного легирования внедряют однозарядные ионы фосфора с энергией 40 кеВ.

Внедренная доза составляет 700 мкк/

/см . Затем в том же окисле с помощью 4-ой фотолитографии вскрывают окна для загонки бора и производят вагонку однозарядных ионов бора с энергией 40 кеВ и дозой 70 мкк/см

Разгонку и отжиг внедренных примесей проводят в азоте при температуре

1000 С в течение 30 мин.. После этого 15 напыляют слой алюминия толщиной

1 мкм и с помощью 5-ой фотолитографии проводят формирование разводки.

Использование способа позволяет изготовить биполярную схему постоян- 2О ного запоминающего устройства с информационной емкостью 64К. Устройст-> во занимает на кристалле менее 30 мм и содержит более 80 тыс. транзисторов, т.е. на каждом квадратном миллиметре расположено в среднем около

2700 транзисторов. Такая интеграция на биполярных схемах достигнута впервые.

Применение способа позволяет также значительно уменьшить число технологических операций при изготовлении схемы. По сравнению с наименее трудоемким способом изготовления биполярных схем — способом коллекторно-изолирующей диффузии, предлагаемый способ содержит меньше операций фотолитографии, меньшей операций диффузии, меньше операций окисления.

Это приводит к уменьшению количества и других вспомогательных операций, ® таких как операции отмывки перед термическими процессами, операции снятия примесно-силикатных стекол, операции контроля и пр.

Способ изготовления полупроводниковых интегральных биполярных схем, включающий формирование в приповерхностном слое полупроводниковой подложки р-типа проводимости скрытого слоя п-типа проводимости, выращивание эпитаксиального слоя р-типа проводимости, формирование в эпитаксиальном слое областей п -типа, создание областей р -типа и п+-типа, формирова4ние слоя металлической разводки, о тл и ч а ю шийся тем, что, с целью увеличения степени интеграции интегральных схем, при созданич областей р -типа и n+-типа посредством

+ ионного легирования, используют один маскирующий слой окисла, в котором вскрывают окна для формирования ука-i занных областей, затем производят загонку примеси с наибольшей концентрацией в изготавливаемой конструкции, после чего загоняют примесь второго типа проводимости, причем разгонку легирующих примесей в этих областях производят в инертной среде, а окна, вскрытые для формирования указанных областей, оставляют открытыми вплоть до создания слоя металлической разводки.

Источники информации, принятые во внимание при экспертизе

1. Патент США 9 3260902, кл. 317-235, опублик. 1966.

2. Патент СНА 9 3575741, кл. 317-235, опублик. 1972 (прототип).