Преобразователь кодов

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Сеоь Советсиик

Сециалистичесиих

Республик

* ъ г

% (61) gl,îïîJIíèòåëüíîå к авт. свил-ву (22) Заявлено 15.04.77 (21) 2479022/18 24 с присоединением заявки № (23) Приоритет (51)М. Кл.

606 F 502

Ркударатвеииый кюиитет

СССР ае делам изобретений и открытий

Опубликовано 15.11.80. Бюллетень ¹ 42

Дата опубликования описания 15.11.80 (53) УЙК 681.325 (088.8) С. Н. Борисов, О. В. Викторов, В. А. Остафин н А. М. Романкевич (72) Авторы изобретения

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (7l ) Заявитель к%- с Х

b. и г; (54) ПРЕОБРАЗОВАТЕЛЬ КОДОВ ) Изобретение относится к области автоматики и вычислнтельноч техники н может быль IIGIloJlbзовано прн построении преобразующих устройств.

Известно устройство для преобразования двоичного кода в двоично-десятичный (1), содержащее треугольную матрицу логических ячеек, связанных друг с другом, входы первой строки матрицы соединены с шинами входного кода, а выходы последнего столбца соединены с шина- ми выходного кода.

Недостатком такого устройства является невозможность преобразования кода из любого целого основания в код с любым другим целым основанием.

Наиболее близким техническим решением IS к данному изобретению является преобразователь кодов (2), содержащий вычнтатель, первую группу элементов И, ячейку преобразования, состоящую иэ блока умножения на константу и блока суммирования, первый вход которого соединен с первым входом ячейки преобразования и входом блока умножения на константу, первый и второй выходы которого соединены со вторым н третьим входами блока сумми

2 рования соответственно, четвертый вход блока. суммирования соединен со вторым входом ячейки преобразования, выходы блока суммирования являются выходами ячейки преобразования. Кроме того, это устрочство содержит два сдвиговых регистра, информационный регистр и блок управления.

Недостатком этого устройства является относительно низкое быстродействие и сложность управления.

Целью изобретения является повышение быстродействия.

Это достигается тем, что преобразователь содержит дополнительные ячейки преобразования, обмдиненньге в треугольную матрицу, i-ый (ilk(K-1) столбец которой состоит из (К-i) ячеек преобразования, j-ая строка (j l Ф (К-1) состоит иэ j ячеек преобразования, где

К число разрядов преобразуемого кода, К блот ков коррекции, вторую группу элементов И, группу элементов ИЛИ, первый и второй элементы ИЛИ и (К-l) группу последовательно соединенных вычитателей, выходы и-ой (п1+(К-2) группы вычитателей соединены с нии к-разрядного кода К строк и К столбцов ячеек перевода, причем в i-той строке находится iячеек,,а в i-том столбце содержится (К+1-i ) ячеек перевода. В состав ячейки пре- . образования входит блок 2 умноженйя на константу и блок 3 суммирования. Выходы блока суммирования объединены соответственно с выходами 4 и 5 ячейки преобразования.

Вхоцы уменьшаемого 6 и 7 блока суммирования 3 ячейки 1 соединены соответственно с входами 8 и 9 ячейки преобразования, входы

10 и 11 вычитаемого блока суммирования 3 подсоединены к выходам блока 2 умножения на константу, вход которого подключен к входу 8 ячейки 1, Преобразователь содержит вычитатели 12 и первую и вторую группы 13, 14 элементов И. Выход 4 ячеек 1, начиная с второй строки и кончая прследней, подклююн к входу 9 ячечки 1 соседней справа в строке.

Выход 5 каждой ячейки 1, начиная с второй строки, соединен со входом 15 вычитателя 12.

Выход 16 вычитателя 12 соеЩтнен с входом 17 соседнего справа в строке вьтчитателя 12. Выход

18 вычитателя 12 подсоединен к входу 8 ячейки

1 соседней снизу в столбце.

Выход 5 ячейки 1 первой строки подключен через элемент ИЛИ. 19 к входу 8 первой ячейки 1 второй строки. Выход 4 последних в строках ячеек 1 подсоединен через вычитатель

12 к входу 8 ячейки 1 последней в соседней снизу строке треугольной матрицы. Выход 5 всех ячеек 1 последней строки н выход 4 последней ячейки 1 последней строки подключены через вычитатели 12 к выходным полюсам

20 преобразователя, Входные полюса 21 преобразователя через группу элементов И 14, столбец ячеек коррекции 22 и группы элементов ИЛИ

23 подключены к входам 9 ячеек 1 первого столбца. В состав каждой двухвходовой ячейки;: коррекции 22 с двумя выходами входят сум.! матор 24, схема сравнения 25, элементы И

26, 27, 28 и элемент ИЛИ 29. Входы сумматора 24 объединены с входами 30, 31 ячейки

22. Выход сумматора 24 соединен с входом схемы сравйения 25 и через элемент И 28 и

ИЛИ 29 подсоединен к выходу 32 ячейки 22.

Выходы 33 и 34 схемы сравнения 25 соединены через элементы И 27 и ИЛИ 29 с выходом 32 ячейки коррекции 22. Выход 34 схемы сравИЛИ 29 с выходом 32 ячейки 22, Выходы 34 и

35 схемы сравнения 25 соединены через элемент И 26 с выходом 36 ячейки 22. Выход

32 ячейки 22 соединен через элемент ИЛИ 23 с входом 9 соседней в стороне ячейки 1. Другой вход элемента ИЛИ 23 соединен через элемент И 13 с входным полюсом 21 преобразователя.

3 779998 4 первмьти входами ячеек преобразования (n+2)- ой строки, вторые входы первых ячеек преобразования всех строк, кроме первой, соединены с выходами группы элементов NJIH, вторые входы ячеек преобразования q-ого столбца (q2> (К-1) соединены с первыми выходами

$ . ячеек преобраовання (q-1) -ого столбца, первые входы ячеек преобразования второй строки соединены с выходами первого и второго элементов ИЛИ, первый и второй входы ячейки ттреобразования первой строки соединены с вы.

10 ходамй" первого и второго элементов И первой группы, первые входы группы блоков. коррекции соединены с выходами второй группы элементов И, второй вход i-го блока коррекции соединен с первым выходом (i+1)-oro блока

1$ коррекции и первыми входами первых вычитате. лей всех групп, вторые входы вычитателей и-ой группы, кроме последнего в груййе, соединены со вторыми выходами ячеек преобразования (и+2)-ой строки, второй вход последнего вычитателя и-ой группы соединен с первым выходом последней ячейки преобразования (и+2)-ой стро- кй, йервые входы элементов И первой и второй групп и третьи входы всех ячеек преобразования соединены с управляющей шиной, вторые входы элементов И первой группы соединены-со вторыми входами элементов И второй группы, вторые выходы всех блоков коррекции, кроме первого, соединены с первыми входами группы элементов ИЛИ; вторые входы которых соединены с одноименными вьтходачн элементов

И первой группы, входы первого элемента ИЛИ соединены со вторыми выходами первого блока коррекции и ячейки преобразования первой строки соответственно, входы второго элемен-: Зз та ИЛИ соединены с первыми выходами первого блока коррекций и ячейки преобразования первой Строки соответственно, Другое отличие предложенного устройства

" "сбстоит в том, что в нем блок коррекции 40 содержит сумматор, входы которого являются входами блока коррекции, схему сравнения с константой, три. элемента И и элемент ИЛИ, первые входы всех элементов И соединены . с первым, вторым и третьим выходами схемы 4З сравнения с константой соответственно, вторые входы всех элементов И соединены со вторым выходом схемы сравнения "с константой; выходы второго и третьего элементов И соединены со входами элемента ИЛИ, выход которого чо соединен со вторым выходом блока коррекции, нения 25 соединен через элементы И 28 и выход первого элемента И соединен с первым выходом блока коррекции.

На фиг 1 показана блок-схема преобразователя; на фиг. 2 — блок-схема ячейкй преобразования; иа фиг. 3 — схема ячейки коррекции, Преобразователь кодов содержит ячейки преобразования 1, которые объединены в тре угольиую. матрицу, содержащую при преобразова8 6 ют передачу сигналов, поступаюших на вход 15, на выход 18 беэ изменения и на выходе заема

16 вырабатывает нулевой сигнал. На входные полюса 21 преобразователя подается исходный код с основанием системы счисления R.

Разряды расположены по старшинству csepxy вниз. Младшие разряды кода поступают через входные полюса 21 преобразователя, элементы И 13, ИЛИ 23 на входы 9 соответствуюших ячеек преобразования 1.

Старший разряд кода поступает через самый верхний входной полюс 21 преобразователя, элемент И 13 на вход 8 ячейки преобразования первой строки, С входа 8 старший разряд поступает на вход блока 2 умножения, на выходах которого появляется сигнал, равный результату умножения числа, поступившего на вход 8 ячейки преобразования на константу (5 — R), где S — основаme системы счисления, в которую осущест- вляется перевод кода, R — основание системы счисления, из которой осуществляется перевод кода. На вычитателе 3 из двух разрядов, поступающих через входы 8 и 9 ячейки 1 на входы уменьшаемого 6, 7 вычитателя 3, выЪ-тается значение старшего разряда, умноженного на константу (S — В)блоком умножения 2, поступающее на входы вычитаемого 10, 11 вычитате; ля 3.

Младший разряд результата вычитания с выхода 5 i-той в строке ячейки ? через вычитатель 12 поступает на вход 81,=той ячейки 1 следуквцей строки с выхода 5 ячейки 1 первой строки, через элемент ИЛИ 19 на вход 8 первой ячейки 1 второй строки.

Старший разряд этого результата с выхода

4 i-той в строке ячейки 1 поступает на вход 9

i+1-ой ячейки 1 той же строки, с выхода 4 ячейки 1 первой строки через элемент ИЛИ

37 на вход 8 второй ячейки 1 второй строки, с выхода 4 последней в строке ячейки 1 на вход 8 последней ячейки нижней строки через вычитатель 12.

За такт работы схемы код преобразуемого числа в системе счисления появляется на выход ных полюсах 20 преобразователя, соединенных через вычитатели 12 с выходами 5 ячеек 1 нижней строки и выходом 4 последней ячейки 1 этой строки.

Блок 2 умножения и вычитатель 3 работают в системе счисления; с реэультируюшим основанием. Работа преобразователя поясняется: примером.

5,77999

Выход 36 ячейки 22 подсоединен к входу

3l соседней сверху в столбце ячейки 22 и через вход 17 вычитателя 12 с входом 8 первой в соседней снизу строке ячейки 1. Выход

32 ячейки 22 первой строки соединен через элемент ИЛИ 19 с входом 8 первой ячейки 1 второй строки. Выход 36 ячейки коррекции 22 первой строки соединен через элемент ИЛИ 37 с входом 8 второй ячейки 1 второй строки, Другой вход элемента ИЛИ 37 соединен с входом 4 ячейки 1 первой строки, i-тый входной полюс 21 преобразователя через элемент И 14 подключен к входу 30 ячейки 22 i-той строки и через элемент И 13 подключен к входу 9 первой ячейки 1 i-1-той строки треугольной матрицы.

Элементы И 14, 13 подключены к входным полюсам 21 преобразователя. Блоки суммирования 3 каждой ячейки 1 подсоединены к управляюшей шине 38. Первый входной полюс 2р

21 преобразователя через элемент И 13 подключен к входу 8 ячейки преобразования 1 первой строки матрицы.

Преобразователь работает в двух режимах.

Перевод кода в код с большим основанием. 2

Перед началом работы на управляюшую шину 38 подается единичный сигнал, который закрывает элементы И 14, вследствие чего исходный код не поступает на входы 30 ячеек 22 блока коррекции, настраивает блок суммирования 3 преобразования 1 на реализацию операции вычитания и открывает элементы И 13, На сумматоре 24 ячейки коррекции 22 суммируются нулевые сигналы, поступающие через входы 30, 31 ячейки коррекции на входы сумматора. Результат суммирования — нулевой сигнал, снимаемый с выхода сумматора, поступа» ет на вход схемы сравнения с константой 25 и на вход элемента И 28. Поэтому на выходе элемента И 28 появляется нулевой сигнал. Щ

Вследствие того, что на выходах 33, 34, 35 схемы сравнения 25 появляются нулевые сигналы, то они через элементы И 27, 28, ИЛИ

29 поступают соответственно на выход 32 ячейки коррекции и, кроме того, через элемент И 26 на выход 36 ячейки коррекции, в результате чего на соответствуюших входах элементов ИЛИ 37, 23 появляется нулевой сигнал, На управляющие входы 17 вычитателей 12 у подаются нулевые сигналы. Под действием нулевого сигнала вычйтателя 12 осуществля779998

„ г (1 (у ю

4 7 12

14033> 216У:ь

Операции производятся над двумя разрядами, На выходах ячеек также образуются значения разрядов. Так верхняя строка примера означает .операцию вычитания (14) 8 — (03)g — (11)ц.

Перевод чисел в код с меньшим основанием.

Перед началом работы на управляющую шину 38 подается нулевой сигнал, который эакры- вает элементы И 13 и запрещает подачу исходного кода через элементы ИЛИ 23 непосредствен; но на входы 9 первых в строках ячеек перевода 1. Кроме того, нулевой сигнал по управляю- щей шине 38 устанавливает блоки суммироваййя

3 ячеек перевода 1 на реализацию операции сло- З> ження и открывает элементы И 14, через которые разряды кода с входных полюсов 21 поступают непосредственно на входы 30 ячеек коррекции 22 блока коррекции.

Ячейки коррекции реализуют следующйе "0 функции: — суммирование чисел, поступающих на входы

-30, 31 на сумматоре 24; вычитание из результата сумМирования константь2, равной основанию системы счисления, в которую осуществляется перевод на схеме сравнения 25 (в случае выполнения перевода из системы с большим основанием в систему. с меньшим основанием); если результат вычитания больше или равен нулю, осуществляется передача его через элемен, ты И 27, ИЛИ 29 и И 26 соответственно на выходы 32 и Зб ячейки 22; если результат вычитания меньше нуля, осуществляется передача результата суммирования с выхода сумматора 24 через элементы И 28, ИЛИ 29 на выход 32.

Преобразователь.работает следующим образом. На входы 2 1 поступает код числа, Стол- . бец ячеек коррекции 22 преобразует код таким образом, что его разрядные цифры становятся . меньше P. Ha вычитателях 12 происходит вычитанйе из промежуточного результата, поступающего на входы вычитатеяей константы — равной (S-R) в том случае, если на выходе 36 соот- . ветствующей ячейки 22 появился ненулевой код. В противном случае происходит вычитание нуля. Эа один такт на выходах 20 появляется, результат.

Работа преобразователя поясняется примером.

779998 (зе ф!

Ю

Ф!

Таким образом преобразование осуществляется за.один такт, что приблизительно в К раз 40 сокращает время преобразования.

Формула изобретения

4$

Преобразователь кодов, содержащий вычитатель, первую группу элементов И, ячейку преобразования, состоящую из блока умножения на константу и блока суммирования, первый вход которого соединен с первым входом ячейки преобразования и входом блока умнояения на константу, первый и второй выходы которого соединены со вторым и третьим входами блока суммирования соответственно, четвертый вход блока суммирования соединен со вторым входом ячейки преобразования, выходы блока суммирования являются выходами ячейки преобразования, отличающийся, тем, что, с целью повышения быстродействия, он содержит допатнительные ячейки преобразования, объединенные в треугольную матрицу, i-тый (i=1 —;(К-I) столбец которон состоит нз (К-i) ячеек преобразования, а 1-тая строка (j=l —:(К-1) состоит из j ячеек преобразования, где К число разрядов преобразуемого кода, К блоков коррекции, вторую группу элементов И, группу элементов lQIH, первый и второй элементы ИЛИ и (К-l) группу последовательно соединенных вычитателей, выходы и-ой (n=l-: (К-2) группы вычитателей соединены с первыми входами ячеек преобразования (n+2)-ой строки, вторые входы первых ячеек преобразования всех строк, кроме первой, соединены с выходами группы элементов ИЛИ, вторые входы ячеек преобразования q-oro столбца q-2 —.(К-1) соединены с первыми выходами ячеек преобразования (q-1)-ого столбца, первые входы ячеек преобразования второй строки соединены с выходами первого и второ-. го элементов ИЛИ, первый и второй входы

77998

11 ятйкл преобразования первой строки соединены с въ ходат парного и второго элементов И гервой группы, первые входы группы блоков коррекции соединены с выходами второй группы элементов И, второй вход i-го блока коррекции соединен с первым выходом (i+1)-oro блока коррекции и первыми входами первых вычитателей всех групп, вторые входы вычитаталей и-on группы, кроме последнего в группе, соединены со вторыми выходами ячеек преобразования (n+2)-ой строки, второй вход последнего вычитателя и-ой группы соединен с первым выходом последней ячейки преобразования (nt2)-ой строки, первые входы элементов И нарвой и второй групп и третьи входы всех ячеек преобразования соединены с управляютцсй плиной, вторые входы элементов И пер вой группы соединены-со вторыми входамн элементов И второй группы, вторые выходы всех блоков коррекции, кроме первого, соедипены с первыми входами группы элементов

ИЛИ, вторые входы которых соединены с одноименными выходами элементов И первой груп. пы, входы первого элемента ИЛИ соединены со вторыми, выходаии первого блока коррекции и ячейки преобразования первой строки соотi2 ветственно, входы второго элемента ИЛИ сое.динены с первыми выходами первого блока коррекции н ячейки преобразования первой строки соответственно.

2. Преобразователь по и. 1, о т л и ч аю шийся тем, что в нем блок коррекции содержит сумматор, входы которого являются входами блока коррекции, схему сравнения с константой, три элемента И, элемент ИЛИ, первые входы всех элементов И соединены с первым, вторым и третьим выходами схемы сравнения с константой соответственно, вторые входы всех элементов И соединены со вторым, выходом схемы сравнения с константой, выходы второго и .третьего элементов И соединены со входами элемента ИЛИ, выход которого соединен со вторым выходом блока коррекции, выход первого элемента И соединен с первым . выходом блока коррекции.

Источники информации, принятые во внимание при экспертизе

1. Патент США М 3535500, кл; 235 — 155, 1973.

2. Авторское свидетельство СССР Х 526848, кл. G 06 F 5/02, 1974 (прототип), 779998

Подписное

Заказ 9325/)4 Тираж 751.

ВНИИПИ Государственного комитета СССР по делам «эобретеа и и открьиий

ll3035; Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Составитель М. Аршавский

%лактор Н, Каменская Техрел М, Кузьма Корректор Г. Назарова

Преобразователь кодов Преобразователь кодов Преобразователь кодов Преобразователь кодов Преобразователь кодов Преобразователь кодов Преобразователь кодов 

 

Похожие патенты:

Изобретение относится к построению сетей связи для передачи информации по вычислительным сетям

Изобретение относится к автоматике и вычислительной технике, в частности, может быть использовано в системах обработки информации при реализации технических средств цифровых вычислительных машин и дискретной автоматики

Изобретение относится к автоматике и вычислительной технике, в частности может быть использовано в системах обработки информации при реализации технических средств цифровых, вычислительных машин и дискретной автоматики

Изобретение относится к устройствам автоматики и вычислительной техники, и может быть использовано, например, в преобразователях “перемещение-код” приводов контрольно-измерительных систем

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления

Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др

Изобретение относится к технологиям автоматизированной последовательности выполняемых действий

Изобретение относится к способу сообщения и согласования между клиентом с ограниченными ресурсами и сервером в услуге передачи мультимедийного потока, связанному с доставкой пакетов данных

Преобразователь кодов

Наверх