Блок синхронизации для считывающих устройств

 

Г вс . с>к э -;0 и

n ° ., "тбкак

О П И С А Н

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик ()790004

Й АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (Я)М. Кл. (22) Заявлено 180178 (21)2716469/18

С 06 К 7/016

Q 11 С 7/00 с присоединением заявки М (23) Приоритет

Государственный комитет

СССР ио делам изобретений и открытий

Опубликовано 23.12,80. Бюллетень М 47

Дата опубликования описания 231230 (53) УДК 681. 327 (088. 8) (72) Автор. изобретения

В.Д.Гладков (7! ) Заявитель (54) БЛОК СИНХРОНИЗАЦИИ ДЛЯ СЧИТЫВА!ОЦИХ УСТРОЙСТВ

Изобретение относится к вычислительной технике и может быть использовано в координатных пультах ввода информации и считывающих устройствах.

Известен блок, содержащий генера- 5 тор импульсов, счетчик, подключенный к дешифраторам, распределитель импульсов .(11 .

Однако этот блок обладает ограниченными воэу4ожностями синхрониза- 10 ции ..

Известен блок, содержащий генератор импульсов, подключенный к счетчику, выходы которого подключены к дешифраторам, распределитель импульсов (21.

Однако такой блок обладает малым быстродействием с ограниченными возможностями синхронизации.

Наиболее близким к изобретению . ЗО является блок, содержащий кнопку,. генератор импульсов, первый выход которого подключен к первому входу счетчика, первые-третьи выходы которого подключены соответственно к пер- 25 вому-третьему дешифраторам, второй выход генератора импульсов подключен ко входу синхронизации первого дешифратора, выходы "0", "1", "2", "3" второго и третьего дешифраторов 30

2 подключены к одним управляющим входам первого распределителя импульсов, другие управляющие входы которого подключены к первым входам внешнего управления, а вход синхронизации — к выходу

"1" первого дешифратора.

Однако такой блок имеет малое быстродействие и ограниченные воэможности синхронизации.

Цель изобретения — повышение быстродействия блока.

Указанная цель достигается тем, что в известный блок (3), содержащий узел управления, генератор импульсов, первый выход которого подключен к первому входу счетчика, первые, вторые и третьи выходы которого соединены со входами первого, второго н третьего дешифраторов соответственно, aropoA выход генератора импульсов . подключен ко входу синхронизации первого дешифратора, первые выходы второго и третьего дешифраторов соединены с одними входами первого распределителя импульсов, другие входы которого подключены к первым входам блока, а .третий- вход — к одному из выходов первого дешифратора, введены четвертый и пятый дешифраторы, узел сравнения, три триггера, второй рас790004

Формула изобретения генератор импульсов, первый ныход коg5, торого подключен к первому входу пределитель импульсов и коммутатор, причем вторые и третьи выходы счетчика подключены к первым входам узла сравнения, четвертые и пятые выходы — ко входам четвертого и пятого дешифрато-; ров соответственно, первый выход пятого дешифратора подключен ко входу блокировки четвертого дешифратора, первый выход которого соединен со входом блокировки третьего äåøèôðàòopa, первый выход первого дешифра- 1 тора подключен к первому входу установки "0" первого триггера, первым входам установки "1". второго.и третьего триггеров и ко входу синхронизации второго распределителя импульсов, второй выход,первого дешифратора 5 соединен с первым входом установки

"1" первого триггера, со вторыми входа- ми установки "1" второго и третьего триггеров .и с первым входом второго распределителя импульсов, вторые 20 входы которого подключены к первым ныходам второго дешифратора, первые выходы третьего дешифратора соединены с третьими входом установки "0" первого триггера, вторые выходы — с треьими входами установки "1" второго и третьего триггеров, третий выход — с третьим входом второго распределителя; вторые выходы четвертого дешифратора подключены к первым входам коммутатора, выход узла сравнения соединен со вторым входом установки "1" первого триггера, третий вход установки "1" которого подключен к выходу коммутатора, выходы узла управления. соединены со входом установки "0" и четвертым входом установ" ки "1" второго триггера, инверсный выход которого подключен ко входу установки "0"третьего триггера, а прямой выход — к четвертому входу ус- 40 тановки "1" третьего триггера и.к одному входу блокировки второго распределителя импульсов, другой вход блокировки которого соединен с инверсным выходом третьего. триггера, вторые входы узла сравнения, счетчика и коммутатора подключены ко вторым входам блока.

Вторые-четвертые входЫ внешнего управления подключены соответственно ко вторым входам схемы сравнения, ком-: мутатора и счетчика.

Hа фиг. 1 представлена структура блока, на фиг. 2, 3 и 4 .- временные диаграммы работы дешифраторов.

В состав блока синхронизации вхо-„ дят генератор 1 импульсов, счетчик

2, дешифраторы 3,4,5,6,7, узел 8 г . сравнения, триггеры 9,10,11, распре= делители 12 и 13 импульсов, коммутатор 14, инверторы 15,16, переключательЦ3

17. Позициями 18, 37 обозначены соединения между узлами, 38-, 41 — входы внешнего управления. Инвцрторы 15;.

16 и переключатель 17 объединены в, узел 42 управления.

Блок синхронизации работает следующим образом.

Генератор 1 непрерывно ноздействует на счетный вход счетчика 2, код которого поступает на входы дешифраторов 3,4,5,6,7. Сигнал на выходе дешифратора 7 определяет цикл работы блока синхронизации. Время каждого вникла работы зависит от числа старших разрядов счетчика 2 подключаемых к дешифратору 7 с помощью внешних сигналов управления на входах 41. Сигналы на ныходах 26,27,2-8 дешифратора б определяют основные такты времени в каждом цикле работы блока синхронизации. Дешифраторы 3,4 работают в каждом такте, а дешифратор 5 — только в первом такте. Распределитель

12 работает только в первом такте при появлении сигналов на выходах 26, 27,28,29 дешифратора 5. Опросные импульсы с выходов распределителя 12 непрерывно поступают в систему кодирующих элементов координатного пульта ввода информации, не показанного на схеме. Распределитель 13 работает однократно в первом такте только при нажатии кнопки переключателя 17.

Однократность работы распределителя

13 достигается с помощью триггеров

10,11 и сигнала на выходе 32 дешифратора 5, Триггер 9 устанавливается в положение 1 под воздействием исполнительного сигнала на выходе 18 цешифратора 3 при наличии разрешающих сигналов на выходах узла 8 сравнения и коммутатора 14. Коммутатор 14 пропускает -сигналы с ныходов 35 или

36 дешифратора б только при поступлении соответствующих сигналов внешнего управления на входы 40. Во втором такте на вход установки "1" триггера 9 проходит сигнал с выхода 35 дешифратора б, однако триггер 9 срабатывает только . в момент, когда код на выходах третьего-,седьмого разрядов счетчика 2 сравняется с кодом, поступившим на входы 39 ° В этом случае на выходе узла 8 сравнения вырабатывается дополнительный разрешающий сигнал для установки "1" триггера 9. Время задержки срабатывания триггера 9 при поступлении на.его вход сигнала с ныхода 35 дешифратора 6 зависит от числа импульсон на выходе 19 дешифрато ра 3, выработанных до момента сравне ния узлом 8 кода счетчика 2 и внешнего. двоичного кода на входах 39.

Вне ение н-устройство новых узлов и связей повышает его быстродействие и расширяет возможности синхронизации.

Блок синхронизации для считынающих устройств, содержащий узел управления, 790004 счетчика, первые, вторые и третьи выходы которого соединены со входами первого, второго и третьего дешифраторов соответственно, второй выход генератора импульсов подключен ко входу синхронизации первого де- 5 шифратора, первые выходы второго и третьего дешифраторов соединены с одними входами первого распределителя импульсов, другие входы которого аодключены к первым входам блока, а третий вход — к одному из выходов первого дешифратора, о т л и ч а юшийся тем, что, с целью повышения быстродействия блока, он содержит четвертый и пятый.дешифраторы, узел сравнения, три триггера, второй распределитель импульсов и коммута,тор, причем вторые и третьи выходы счетчика подключены к первым входам узла сравнения, четвертые и пятые выходы — ко входам четвертого и пя 20 того дешифраторов соответственно, первый выход пятого дешифратора подключен ко входу блокировки четвертого дешифратора, первый выход которого соединен со входом блокировки третье- д го дешифратора, первый выход первого дешифратора подключен к первому входу установки "0" первого триггера, первым входам установки "1" второго и третьего триггеров и ко входу синхронизации второго распределителя импульсов, второй выход первого дешифратора соединен с первым входом установки "1" первого триггера, со вторыми входами установки "1" второго и третьего триггеров и с первым .входом второго распределителя импульсов, вторые входы которого подключены к первым выходам второго дешифратора, первые выходы третьего дешифрйтора соединены с третьим входом установки "0" первого триггера, вторые выходы - с третьими входами установки "1" второго и третьего триггеров, третий выход — с третьим входом второго распре-. делителя, вторые выходы четвертого дешифратора подключены к первым входам коммутатора, выход узла сравне ния соединен со вторым входом установки "1 " первого триггера, третий вход установки "1" которого подключен к выходу коммутатора, выходы узла управления соединены со входом установки "0" и четвертым входом установки

"1" второго триггера, инверсный выход которого подключен:, - ко входу установки "0" третьего триггера, а прямой выход — к четвертому входу установки

"1" третьего триггера и к одному входу блокировки второго распределителя импульсов, другой вход блокировки которого соединен с инверсным выходом третьего триггера, вторые вхо-. ды узла сравнения, счетчика и коммутатора подключены ко вторым входам блока

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 386415, кл. G 06 К 11/00, 1973, 2. Авторское свидетельство СССР

Р 482805, кл. G 01 С 7/00, 1976.

3. Авторское свидетельство СССР

Р 516097, кл. G 11 С 7/00, 1976 прототип .

7 90004

4,-0 ф-1

4-2

gl

4-5

5„0

5-1 л

5;2 и

5-5 ф

5-4 л

lf

5-5

5-„6 и

57

6-0

61 ф

Раг 5

5-1 л

5-2

gl

Ig и

54 л и

5-6

5-7. и

6;О и ф-1 л 6-2 . л л

7-О

4 иг.4

Составитель А.Карлов

Редактор В.Парасюн Техред M.Ïåòêo . Корректор Ь.Макаренко

Заказ 9041/50 Тираж 751 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, )Х-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Блок синхронизации для считывающих устройств Блок синхронизации для считывающих устройств Блок синхронизации для считывающих устройств Блок синхронизации для считывающих устройств Блок синхронизации для считывающих устройств 

 

Похожие патенты:

Изобретение относится к области передачи дискретных сообщений. Технический результат - повышении точности и оперативности установления тактовой синхронизации цифровых сигналов. Для этого по сигналам на выходе демодулятора определяют фазы фронтов принятых двоичных посылок, значения которых преобразуют в цифровую форму, по последним n фазам фронтов двоичных посылок строят гистограмму распределения этих n фаз фронтов двоичных посылок. Затем в скользящем окне длины k последовательных фаз фронтов посылок подсчитывают площадь под гистограммой распределения с учетом циклической нумерации отсчетов фаз фронтов двоичных посылок. Полученные значения площадей под гистограммой сравнивают между собой по величине и выбирают положение скользящего окна, при котором достигается максимальная величина значения площади под гистограммой распределения, и оценкой фазы фронтов неискаженных двоичных посылок считают среднее значение фаз фронтов двоичных посылок скользящего окна длины k последовательных фаз фронтов посылок с максимальной величиной площади под гистограммой распределения. При этом принимают решение о наличии сигнала в канале связи при мономодальном распределении гистограммы распределения фаз фронтов двоичных посылок или его отсутствии. Причем длину окна из k последовательных фаз фронтов двоичных посылок выбирают в зависимости от величины дисперсии распределения фаз фронтов двоичных посылок. 3 з.п. ф-лы, 1 ил.

Изобретение относится к системам для калибровки интегральной схемы к электронному компоненту

Изобретение относится к области сетевых технологий, а более конкретно - к способу сохранения пакетов данных

Изобретение относится к вычислительной технике, а именно к псевдодвухпортовой памяти

Изобретение относится к микроэлектронике и может быть использовано для построения микросхем,памяти

Изобретение относится к управлению адресом для псевдо двухпортовой памяти

Блок синхронизации для считывающих устройств

Наверх