Устройство для решения двумерныхзадач математической физики

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е )ЗИ272

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву— (22) Заявлено 31.07.78 (21) 2648776/18-24 (51) N.Êë. G 06 F 15/32 с присоединением заявки— (23) Приоритет— (43) Опубликовано 07.03.81. Бюллетень М 9 (45) Дата опубликования описания 10.03.81

Государственный комитет по делам изобретений и открытий (53) УДК 681.325 (088.8) 7 д,, флф@ у тр аменй " 7от, ;- „,—, инстФф ;;1 т, (72) Авторы изобретения Е. А. Башков, В, П. Боюн, Л. Г. Козлов, Ю. В. и А. Л. Юрага (71) Заявитель Донецкий ордена Трудового Красного 3 политехнический институт и ордена Ленин кибернетики АН Украинской ССР (54) УСТРОЙСТВО ДЛЯ РЕШЕНИЯ ЗАДАЧ

MATEMATH×ÅÑÊOA ФИЗИКИ

Изобретение относится к вычислительной технике и может быть использовано в универсальных .и специализированных вычислительных системах при решении задач математической физики.

Известно устройство для решения дифференциальных уравнений в частных производных, состоящее из центрального устройства управления и сетки однородных и одинаково соединенных модулей, каждый из которых имеет арифметическое устройство, выполняющее последовательно разряд за разрядом арифметические и логические операции, и два блока памяти емкостью по

2048 двоичных единиц каждый (1).

Наиболее близким по технической сущности к изобретению является устройство, содержащее матрицу блоков суммирования, блоки ввода и вывода, блок управления, регистры адреса, блок сравнения, блок вычислснця коэффициентов (2).

Недостатком этих устройств является большой объем оборудования.

Целью изобретения является упрощение схемы устройства.

Достигается это тем, что устройство для решения двумерных задач математической физики, содержащее матрицу блоков суммирования, выход каждого блока суммирования которой подключен к первым входам

; ьуx соседних по столбцу блоков суммпрог;анпя, блок ввода, выход которого соединен с вторыми входами каждого блока суммирования, группа выходов которых подключена к первым входам блока сравнения н блока вывода, вторые входы которых соединены соответственно с первым н вторым выходами блока управления, вход которого соединен с выходом блока сравнения, третий выход блока управления подключен к входу блока ввода, четвертый и пятый выходы блока управления соединены с вхо:;ами первого и второго регистров адреса, выходы первого регистра адреса подключены к первой группе управляющих входов каждого блока суммирования, выходы второго регистра адреса соединены с второй группой управляющих входов каждого блока суммирования, содержит блок задания рсж11ма и блоки коммутацпи, причем управляющий выход блока управления подключен к входу блока задания режима, выход которого соединен с третьей группой управляющих входов каждого блока суммирования II управляющими входами всех коммутаторов, выходы коммутаторов соединены с тпетьимп входами соответствующих блоков суммирования, выход каждого блока суммирования подключен к четвертому

30 входу этого блока суммирования и к входам

8112?2

45 (2) (й — 1> (1 >/ —, > f >j ) >

> + 1 — четное число.

65 соседних по строке блоков коммутац ш, соответствующие входы крайних по строке блоков коммутации соединены с

BbIXO QOM б >ОКВ BBOла. K1>ONE TO> о, суммирования содержит одноразрядный сумматор, элементы И, группы элементов И, регистры, элемент ИЛИ, причем первый, второй, третий, четвертый и пятый входы блока суммирования подключены к первому, второму, третьему, четвертому и пятому входам сумматора, выход которого подключен к первым входам первого и второго элементов И, выходы которых соединены с информационными входами первого и второго регистров, первые выходы которых подключены к первым входам элементов И первой и второй групп, вторые входы которых соединены соответственно с выходами третьего и четвертого элементов И, вторые выходы первого и второго регистров соединены с первыми входами пятого и шестого элементов И, выходы которых подключены и входам элемента ИЛИ, выход которого соединен с выходом блока суммирования, выходы элементов И первой и второй групп подключены к группе выходов блока суммирования, вторые входы первого, второго, пятого и шестого элементов И соединены с третьей группой управляющих входов блока суммирования, первый и второй входы третьего элемента И подключены к первой группе управляющих входов блока суммирования, первый и второй входы четвертого элемента И соединены с второй группой управляющих входов блока суммирования.

На фиг. 1 дано предлагаемое устройство; на фиг. 2 и 3 — структуры блоков суммирования и задания режима.

Устройство содержит блок управления

1, блок ввода 2, блок вывода 8, блок сравнения 4, первый регистр адреса 5, второй регистр адреса 6, матрица блока суммирования 7, блоки коммутации 8, блок режима 9.

Каждый блок суммирования содержит пятивходовой одноразрядный сумматор 10, первый регистр 11, второй регистр 12, первый элемент И 18, второй элемент И 14, шестой элемент И 15, четвертый элемент И

16, пятый элемент И 17, шестой элемент И

18, первую группу элементов И 19, вторую группу элементов И 20, элемент ИЛИ 21, первую выходную шину 22, вторую выходную шину 28, входы пятивходового одноразрядного сумматора 24, управляющие входы блока суммирования 25 — 80, выход блока суммирования 81, первый вход режима

82, второй вход режима 88.

Блок режима 9 содержит первый триггср 34, второй триггер 85, входы блока режима — 86 и 87, выходы блока режима—

88 и 89.

Устройство предназначено для решения с>4сгемы уравнений .вида

5 !

О

U(— > j; U +>,> —, U>j —. -,— U0; >— — 4U;j+ f; =0, (1) где i=1 2 ...Л,j=1,2,...М.

Устройство работает следующим образом.

Каждый блок суммирования 7 соответствует двум соседним неизвестным по строке (U„,, Уч >) или по столбцу ((1;;, U; >. ).

В одном из регистров 11, 12 блока суммирования 7 хранится очередное приближение неизвестного с четной суммой индексов («четное» неизвестное, «четный» регистр), в другом — очередное приближение неизвестного с нечетной суммой индексов («нечетное»,неизвестное, «нечетный» регистр).

Если блок суммирования 7 хранит два соседних неизвестных по строке, то его выхо. ы соединяются с входами соседних слева и справа блоков коммутации 8 и входами соседних сверху и снизу по столбцу блоков суммирования 7. Если блок суммирования 7 хранит два соседних неизвестных по столбцу, то выходы соединяются с входами соседних сверху и снизу по столбцу бло ов коммутации 8 и входами соседних слева и справа по строке блоков суммирования.

Пусть в строках матрицы блоков суммирования 7 с нечетными номерами «нечетные» строки) в первых регистрах 11 блоков суммирования 7 хранятся «четные» неизвестные («четные» регистры), во вторых регистрах 12 — «нечетные» неизвестные («нечетные» репистры); в строках матрицы блоков суммирования 7 с четными номерами — наобо>рот («четные ст роки»): первые регистры 11 блоков суммирован ия 7 являются «нечетными», а вторые регистры 12 блоков суммирования — «четиыми».

На первом полушаге каждой итерации реализуется формула (2), т. е. вычисляются новые приближения «четный» неизвестных: с > 1 -» р->>

Uij = — — (U! — ).j С +кj + U;j — i +

Блок ввода 2 выдает в последовательном коде, начиная с младшего разряда, значения граничных условий для «четных» неизвестных на входы внешних блоков суммирования 7 в крайних и нечетных строках блоков коммутации 8, и значения соответствующих правых частей f," на входы всех блоков суммирования 7, на другие входы которых поступает последовательный код со своего выхода, выхода сответствующего блока коммутации 8 и с соседних блоков суммирования 7. Одновременно блок управления 1 выдает сигнал установки в единицу триггера 84 на управляющий вход 86 бло811272 ка режима 9 и сигнал установки в нуль триггера 85 на управляющий вход 87 блока режима 9. В результате блок режима 9 выдает по выходу 88 на вход режима 82 блоков суммирования 7 в «нечетных» строках матрицы блоков суммирования единичный сигнал, а по выходу 39 на вход режима 88 блоков суммирования — нулевой сигнал. Единичный и нулевой сигналы с выходов 88 и 89 блока режима 9 поступа)от на входы режима блоков коммутации

8 в «нечетных» строках и обеспечивают выдачу из блоков коммутации 8 на входы блоков суммирования 7 информации, поступающей с выхода соседних слева блоков сумм;1)овация 7. На входы режима 82 блоков су(,1»;II)ui)a11(isi 7 в «четных» строках подается сигнал с выхода 39 блока режима 9, а на входы режима 88 — сигнал с выхода

88 блока режима 9. На входы режима блоков коммутации 8 в «четных» строках также подаются сигналы с выходов 88 и 39 блока режима 9, т. е. инверсные сигналы по отношению к «нечетным» строкам, которые ооеспечивают выдачу из блоков коммут-:öèè 8 на входы блоков суммирования

7 информации, поступающей с выхода соседних справа блоков суммирования 7.

Такая последовательность управляющих сигналов обеспечивает прием информации с выходов сумматоров 10 в «четные» регистры и выдачу информации из «нечетных» регистров на выходы 81 блоков суммироваш(я 7. После прохождения (n + 2) тактов работы устройства в «четных» регистрах образуются очередные приближения

«четных» неизвестных по формуле (2) .

В течение и та TQB осуществляется сложение четырех (для уравнения Лапласа) илп пяти (для уравнения Пуассона) чисел и сдвиг содержимого регистров 11 и 12 блоков суммирования 7. В течение двух последующих тактов по сигналам устройства управления 1, подаваемым на входы 36 и 37 блока режима 9, триггеры 84 и 85 устанавливаются в нуль. В результате блок режима 9 выдает по выходам 38 и 89 на входы режима 82 и 88 блоков суммирования 7 нулевые сигналы, чем блокируется передача информации между блоками суммирования

7 и путем сдвига «четных» регистров обеспечивается деление на коэффициент «четыре» в формуле (2).

На втором полушаге каждой итерации реализуется формула (3):

Uij = — — (Ui- + 1;ц + 4 — 1 + (k) 1 (k) (k), (k) — 4 - (k)

+ Uij+I +fij где: i + j — нечетное число, U,- — искомое решение задачи, U,, У) (1,;, U;„U;м»1 — известные граничные значения решения, /(, — известные величины;

lг — номер итерации.

Отличие от первого полушага состоит в том, что по сигналам устройства управления 1, подаваемым на входы 86 и 87 блока режима 9, триггеры 84 и 85 устанавливаются соответственно в нулевое и единичное состояние. В результате блок режима 9 выдает на «нечетные» и «четные» строки ма10 трицы блоков суммирования 7 инверсные к значениям на первом полушаге значения сигналов на соответствующие входы режима блоков коммутации 8 и блоков суммирования 7. 3TQ обсспечивает прием информа15 .ии «в «нечстные» регистры и выдачу пн()ормации из «четных» регистров на выходы

81 блоков суммирования 7. В остальном работа устроиства в течение (n + 2) тактов

:Iторого полушага аналогична работе на

20 первом полушаге.

Блок управления 1 устанавливает адрсса регистров блоков суммирования 7 в регистры адреса 5 «6 и при совпадении сигналов на элементах И 17 или 18 по

25 входам 25, 26 илп 27, 28 осуществляется считывание содержимого регистра 11 плп

12 блоков суммирования 7 в блок сравнения 4, где осу(цествляется сравнение значений решения на двух соседних Ilo вре30 ."."ни итерациях.

Последующие итерации осуществля)отся аналогичным образом. Когда решения на дв х следующих одна за другой

) тсрациях отличаются на заданную малую

35 величину, т. е. выполняется критсрий окончания итерационного процесса, блок сравнения 4 выдает сигнал на блок управления 1, который производит выдачу адрссов на регистры адреса 5 и б, выбирающие

4() заданные регистры блоков суммирования

7 для считывания из них решения в блок

i.ûI;o.là 8.

BB(. денис новых бло) ов II связей между ними позволяет сократить объемы тре45 буемого оборудования.

Формула изобретен))я

1. Устройство для решения двумерных

50 задач математической,физики, содержащее матрицу блоков суммирования, выход каждого б,—,о).а суммирования которой подключен к первым входам двух соседних по столцу блоков суммирования, блок ввода, гыход которого соединен с вторыми входами блоков суммирования, группа выходов ка)кдого из которых подключена к первым входам блока сравнения и блока вывода, вторые входы которых соединены соответственно с первым и вторым выходами блока уп равления, вход которого соединен с выходом блока сравнения, третий выход блока управления подключен к входу блока ввода, четвертый и пятый выходы блока управления соединены с входами

811272 первого и второго регистров адреса, выходы первого рсгистра адреса подключены к первой группе управляющих входов каждого блока суммирования, выходы второго регистра адреса соединены с второй группой управляющих входов каждого блока суммирования, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства оно содерхкит блок задания режима и блоки коммутации, причем шестой выход блока управления подключен к входу блока задания режима, выход которого соединен с третьей группой управляющих входов каждого блока суммирования и управляющими входами всех коммутаторов, выходы коммутаторов соединены с третьими входами соответствующих блоков суммирования, выход каждого блока суммирования подключен к четвертому входу этого блока суммирования и к входам соседних по строке блоков коммутации, входы крайних по строке блоков коммутации соединены с выходом блока ввода.

2. Устройство по п. 1, о тл и ч а ю ще ее я тем, что блок суммирования содержит одноразрядный сумматор, элементы И, группы элементов И, регистры, элемент

ИЛИ, причем первый, второй, третий, четвертый и пятый входы блока суммирования подключены к первому, второму, третьему, четвертому и пятому входам одноразрядного сумматора, выход которого подключен к первым входам первого и второго элементов И, выходы которых соединены с информационными входами первого и второго регистров, первые выходы которых подключены к первым входам элементов И первой и второй групп, вторые входы которых соединены соответственно с выходами третьего и четвертого элементов И, вторые выходы первого и второго регистров соединены с первыми входами

l0;ãî элементов И, выходы которых подключены Ко Входам элемента

ИЛИ, выход которого соединен с выходом блока суммирования, выходы элементов И первой и второй групп подключены к группе выходов блока суммирования, вторые входы первого, второго. пятого и шестого элементов И соединены с третьей группой

) правляющих входов блока суммирования, первый и второй ьходы третьего элемента

20 И подключены к первой группе управляющих входов блока суммирования. первый и второй входы четвертого элемента И соедпи;пы с второй группой управляющих гходов блока суммирования.

Источники информации, принятые во внимание прн экспертизе:

1. Евренков 3, В. Однородные вычислительные системы высокой производительЗ0 ности.— Новосибирск, «Наука», 1966, с. 38 — 47

2. Авторское свидетельство СССР

М 603997,. кл. G 06 Г 15/32, 25.04.78.