Цифровой функциональный преобразователь

 

Саюз Советскин

Социалистическин

Ресзтубйик

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

< 826347 (61) Дополнительное к авт. свил-ву (22) Заявлено 26.09. 79 (21) 2821015/18-24 с присоединением заявки № (51)М. Кд.

6 06 Г 7/60

Государственный комитет

СССР йа долам изобретений и открытий (23) Приоритет

Опубликовано 30.04.81. Бюллетень ¹ 16 (53) УДК 681. . 3! (088.8) Дата опубликования описания I0.05.81 (54) ЦИФРОВОЙ ФУНКЦИОНАЛЬНЬЙ ПРЕОБРАЗОВАТЕЛЬ

Изобретение относится к автоматике и вычислительной технике, а именно к устройствам для воспроизведения функций, аргумент которых представлен в виде цифрового или унитарного кода, и может быть использовано в специализированных вычислителях для вос-. произведения сложных, таблично заданных и других нелинейных функций; в информационно-измерительных системах для линеаризации, приведения или математической обработки измерительной информации; в цифровых системах управления и контроля для реализации функциональных зависимостей, аппроксимирующих различные нелинейности

1$ и т. д.

Известно устройство для воспроиз-ведения нелинейных зависимостей, основанное на табличном задании поли20 гональной аппроксимирующей функции, содержащее делитель длины участка, счетчик участков, управляемый делитель для реализации требуемых угловых коэффициентов звеньев полигональной функции, счетчик результата н блок памяти (1).

Недостатком устройства является значительный объем запоминающего устройства, в котором необходимо pasмещать угловые коэффициенты всех линейных звеньев.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее генератор импульсов, блок пуска-останова, делитель длины участка, счетчик линейных участков, счетчик, первую группу элементов И, первый элемент ИЛИ, триггер, элемент задержки и сумматор, причем выход генератора импульсов через блок пуска-останова подключен ко входам счетчика н делителя длины участка, выходы которых подключены соответственно ко входам триггера и счетчика линейных участков, разрядные выходы счетчика подключены к первым входам элементов

82634 7 4

1 подключен к выходу младшего элемента И второй группы, выход второго элемента ИЛИ подключен к младшему входу сумматора, остальные входы которого подключены к выходам элементов И второй группы.

На чертеже приведена блок-схема устройства.

Устройство содержит генератор 1 ! о импульсов, блок 2 пуска-останова, делитель 3 длины участка, счетчик 4 линейных участков, счетчик 5, первую группу 6 элементов .И, триггер 7, первый элемент ИЛИ 8, схему 9 сравнения, 15 счетчик 10 нелинейных участков, блок

11 памяти, элемент 12 задержки, вторую группу 13 элементов И, сумматор

14 и второй элемент ИЛИ 15.

Принцип действия предлагаемого устройства заключается в следующем.

Исходя из допустимой .погрешности воспроизведения Е строятся графики заданной функции f(х),смещенные по вертикали на величину + 6 и — E .

Из точки (хо у, принадлежащей зависимости f(xf - с, строится квадратичная зависимость у = рх, где

2 р = 1 для предложенного варианта реализации. Пересечение зависимости у = xp с зависимостью f(х) + f ocy2 ществляется в точке (х„; у „Н, ко торая является первым узлом ввода коррекции путем вычитания значения из текущего значения ординаты воспроизводимой функции. Из точки (x у!! — Цпосторно строится квадратич1 ная зависимость у = рх до пересечения с f(x) + E в точке P Н; у "), после чего вновь повторяется ввод коррекции — Я . При этом погрешностью линейной аппроксимации зависимости у = px пренебрегаем, так как ее требуемое значение достигается без существенного увеличения аппаратурных затрат.

Поставленная цель достигается тем, что в устройство, содержащее генератор импульсов, блок пуска-останова, делитель длины участка счетчик лиУ

20 нейных участков, счетчик, первую группу элементов И, первый элемент ИЛИ, триггер, элемент задержки и сумматор, причем выход генератора импульсов через блок пуска-останова подклю25 чен ко входам счетчика и делителя длины участка, выходы которых под" ключены соответственно ко входам триггера и счетчика линейных участков, разрядные выходы счетчика подключены к первым входам элементов И первой группы, вторые входы которых подключены к выходам счетчика линейных участков, выходы элементов И первой группы подключены ко входам пер55 вого элемента ИЛИ, вход которого подключен к выходу триггера, дополнительно введены счетчик нелинейных участков, блок памяти, схема сравнения, вторая группа элементов И и второй элемент ИЛИ, причем выходы счетчика линейных участков подключены к первой группе входов схемы сравнения, вторая группа входов которой через блок памяти соединена с выходами счетчика нелинейных участков, вход которого подключен к выходу схемы сравнения, установочным входам счетчика, делителя длины участков, счетчика линейных участков и ко входу элемента задержки, выход которого. .подключен ко входу вычитания .сумматора и первым входам элементов И второй группы, вторые. входы которых подключены ко входам задания констан- 5 ты устройства, выход первого элемента ИЛИ подключен ко входу сложения сумматора и первому входу второго элемента ИЛИ, второй вход которого

И первой группы, вторые входы которых подключены к выходам счетчика линейных участков, выходы элементов

И первой группы подключены ко входам первого элемента ИЛИ, вход которого подключен к выходу триггера 2!.

Недостатком этого устройства являются ограниченные функциональные возможности, а именно невозможность воспроизведения функциональных зависимостей типа у рх где n > 2.

Цель изобретения — расширение функциональных возможностей за счет дополнительного воспроизведения функций вида у рх, где и >2.

Важдым является то, что для реализации этого принципа воспроизведения функций требуется весьма простой и малый по объему блок памяти, так как в нем размещаются коды длин нелинейных участков, число которых обычно невелико и много меньше числа линейных участков. В случае же выбора длины нелинейного участка, равной 1 = 2, где И„ — число

И1 линейных участков, располагающихся ,на нелинейном участке I, кодирование длин нелинейных участков осуще30

Формула изобретения

5 8263 ствляется кодом номера участка, что дополнительно упрощает блок памяти.

Достоинством предлагаемого способа воспроизведения функций являет-.ся также то, что величина коррекции

Я.не зависит от текущего значения аргумента, а модули-максимумы погрешности воспроизведения постоянны в рабочем диапазоне, т. е. предлагаемый способ реализует равномерное при- 10 ближение заданной функции.

Устройство работает следующим образом.

На первом участке линейной аппрок. симации счетчик 4 установлен в нуле- 15 вое состояние и приращение функции формируется .за счет m/2" импульсов, поступающих на вход элемента ИЛИ 8 с выхода триггера 7, где m " коэффициент деления делителя 3, п - разряд- 20 ность счетчика 5. На втором участке линейной аппроксимации триггер млад" шего разряда счетчика 4 устанавливается в единицу и на вход элемента

ИЛИ 8 поступает m(1/2" + 1/2 ) 25 импульсов, а к концу первого нелийейного участка аппроксимации, в течение которого отрабатывается i участков линейной аппроксимации, поступает m.- i 2 импульсов (учитывая, 2 И чтО i — х /Ьх числО импульсОв про порционально квадрату аргумента). B первом узле fx, у„ )кусочно-линейной. аппроксимации, ордината которого фактически задана кодом на входах блока З5

ll памяти, с выхода схемы 9 сравнения поступает сигнал, Осуществляющий запись единицы в счетчик 10 нелинейных участков аппроксимации, а также осуществляющий вычитание из кода функ- 40 ции в сумматоре 14 кода допустимой погрешности Е . С этого момента начинает отрабатываться второй нелинейный участок аппроксимации, причем. описанные операции формирования ли- eS нейных участков повторяются, так как импульсом с выхода схемы 9 сравнения блоки 3-5 также устанавливаются в ноль. В момент окончания работы усгройства при проходе аргумента через 50 заданное значение, на вход блока 2 подается сигнал останова, а с выходов сумматора 14 считывается код аппроксимированной функции.

При конкретной реализации устройства может возникнуть ситуация, когда узлы нелинейной и линейной аппроксимации не совпадают. В этом случае

47 6 схема 9 сравнения подключается либо к выходам сумматора 14, либо к выхо ° дам счетчика аргумента (не показан) в зависимости от того, какой параметр узлов нелинейной аппроксммации яаляется задающим: х ". или yH.

1 1

При необходимости, аппроксимация может выполняться отрезками гипербол с переменной крутизной или с распо" ложением их в другом квадрате. Для этого исключаются цепи сброса блоков

3-5, или сумматор 14 переводится в режим вычитания по входу сложения.

Иэ принципа действия устройства видно,, что выигрыш в объеме памяти равен общему числу линейных участков аппроксимации, отрабатываемых на нелинейных участках аппроксимации, а возможность варьирования как величины вносимой поправки, так и расположения узлов кусочно-линейной аппроксимации расширяет функциональные возможности предлагаемого устройства при его использовании для решения прикладных аппроксимационных задач в проектируемых системах контроля и управления.

Цифровой функциональный преобразователь, содержащий генератор импульсов, блок пуска-останова, делитель длины участка, счетчик линейных участков, счетчик, первую группу элементов И, первый элемент ИЛИ, триггер, элемент задержки и сумматор, причем выход генератора импульсов через блок пуска-останова подключен ко входам счетчика и делителя длины участка, выходы которых подключены соответственно ко входам триггера и счетчика линейных участ-. ков, разрядные выходы счетчика подключены к первым входам элементов И первой группы, вторые входы которых подключены к выходам счетчика линейных участков, выходы элементов И первой группы подключены ко входам первого элемента ИЛИ, вход которого подключен к выходу триггера, о тл и ч а ю шийся тем,что, с целью расширения функциональных возможностей за счет дополнительного воспроизведения функций вида у ðÊ, 11 где п1 2, в него введены счетчик нелинейных участков, блок памяти, 7 82634 схема сравнения, вторая группа элементов И и второй элемент ИЛИ, причем выходы счетчика линейных участков подключены к первой группе входов схемы сравнения, вторая группа

5 входов которой через блок памяти соединена с выходами счетчика нелинейных участков, вход которого подключен к выходу, схемы сравнения, установочным входам счетчика, делителя длины участков, счетчика линейных участков и ко входу элемента задержки, выход которого подключен ко входу вычитания сумматора и первым входам элементов И второй группы, вторые входы которых подключены ко вхо7 8 дам задания константы устройства, выход первого элемента ИЛИ подключен ко входу сложения сумматора и первому входу второго элемента HJIH второй вход которого подключен к выходу младшего элемента И второй группы, выход второго элемента ИЛИ подключен к младшему входу сумматора, остальные входы которого подключены к выходам элементов И второй группы.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

II 451989, кл. Й 06 F 7/38, 1974.

2. Авторское свидетельство СССР.

У 487398, кл. G 06 F 7/20, !976.

Составитель А.Зорин

Редактор С.Шевченко Техред М.Коштура Корректор Г.Решетник

Заказ 2516 70 Тираж 745 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушск in наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4