Устройство для двухкоординатного программного управления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советскии

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. саид-ву (22) Заявлено 160L81 (21) 3278692/24 с присоединением заявки М(23) Приоритет (3 () М. Кт1.З

С, 05 В 19/18

Государственный комитет

СССР ио делам изобретений н открытий (ЗЗ1УДК 621 503.55 (088. 8) Опубликовано 300982 Бюллетень 1(о 36

Дата опубликования описания 3009.82 (72) Авторы изобретения

В.Л.Кошкин и А.И.Лапандин

1 1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДВУХКООРДИНАТНОГО

ПРОГРАММНОГО УПРАВЛЕНИЯ

Изобретение относится к автоматике и вычислительной технике и может быть использовано в системах числового программного управления (ЧПУ) станками.

Известно устройство для програм-. много управления, содержащее блок задания скорости, импульсный датчик и по каждой координате счетчик импульсов и последовательно соединенные счетчик, блок ключей и сумматор, выход которого подключен к управляющему входу другой координаты (1).

Недостатком такого устройства является то, что изменения величин приращения при линейной интерполяции и величин радиуса при круговой интерполяции приходится учитывать при задании скорости в блоке зада- 20 ния скорости подачи. При этом в случае малых величин приращений и большой разрядности интерполяторов уст« ройство должно работать на частотах, превышающих в 2-К раз заданную вы.ходную частоту (К - число нулевых разрядов интерполятора, следующих за старшим значащим разрядом). При числе двоичных разрядов и 24,.что приблизительно соответствует деся тичной величине 10, число К может достигать 23, т.е. часгога работы интегратора.должна в 2 >3 раэ превышать выходную частоту устройства.

Переход сисгем ЧПУ на работу с ценой отсчета (импульса) 0,001 мм .с одновременным повышением выходной частоты до 200000 — 500000 Гц делает прямое использование такого известного решения невоэможным, так как/ в этом случае тактовая частота должна была бы составить (200000-500000)» х213 Гц, что обеспечить невозможно.

Известны устройства, позволяющие снизить тактовую частоту интерполяторов, работающих по принципу цифрового дифференциального анализатора (ЦДА) . Так, в однсм иэ них используется задаваемое в программе кодирование множителя, который открывает ключ переноса со старшего значащего разряда f,2).

Однако известное устройство сильно усложняет программирование, так как возникает необходимость расчета и задания в программе соответствующего множителя, что особенно усложняется при работе в двоичном коде, н, кроме того, требует значительного объема электронного оборудования ключи отбора, сборки выходов, опери«

962857 тивная и промежуточная память множителей. К оме того, в режиме круговой, интерполяции такое решение не всегда приемлемо, так как значения подынтегральной функции в этом режиме меняются и предварительно рассчитанные соотношения, заданные в программе, могут быть нарушены.

Известное устройство с интерполяризаторами с автоматическим выделением переноса из старшего значащего 10 разряда благодаря использованию схемы определения старшего значащего разряда приращений, включающей перенос из соответствующих разрядов с одновременной блокировкой ключей 15 переноса всех младших разрядов интеграторов всех координат интерпо» лятора (3) .

Недостатком данного решения является его высокая сложность, приводящая к возрастанию объемов электронного оборудования в показательной степени при возрастании числа одновременно работающих координат и числа разрядов интегратора и пониженное быстродействие из-за возникновения больших задержек в громоздкой комбинационной логике, причем объем электронного оборудования этих схем может значительно превышать объем основного оборудования интеграторов.

Извесгно также устройство, основанное на последовательном запоминании всех переносов, возникающих при суммировании значений подынтегральной функции в ЦДА каждой координаты с последующим сбросом каждого заполненного переноса любой единицей более старшего разряда подынтегральной функции и стробированием состоя- 40 ния триггеров запоминания переноса последним тактом импульсов управления поразрядным сложением (4).

Однако указанное устройство, обла-45 дая функциональной полнотой и простотой технической реализации, может быть применено только в ЦДА последовательного действия. Но на ЦДА после.довательного действия невозможно построить интерполяторы с быстродействием более 45-50 кГц при числе двоичных разрядов 24. Следовательно, в перспективных разработках это техническое решение использовано быть не может.

Наиболее близким техническим ре» шением к предлагаемому. является решение, основанное на одновременной нормализации величин подынтегральной функции 1 в цепи обратной связи кру-60 гового интерполятора, построенного на ЦДА. Устройство содержит генератор тактовой частоты, к выходу которого подключен управляющим входом первый ключ, информационный вход ко- 65 торого подключен к выходу элемента И через первый элемент НЕ, и по каждой координате первый блок ключей и последовательно соединенные второй блок ключей, первый накапливающий сумматор и счетчик, выход которого подключен к соответствующему входу элемента И, а управляющие входы вторых блоков ключей каждой координаты соединены с выходом первого ключа. Кроме того, устройство содержит блок переключения режимов, генератор импульсов, последовательно соединенные элемент

ИЛИ, второй элемент НЕ и второй ключ, а по каждой координате - первый регистр сдвига и последовательно соединенные второй регистр сдвига, третий блок ключей и второй накапливающий сумматор, подключенный выходом — к информационному входу второго блока ключей данной координаты, причем в каждой. координате выход первого блока ключей соединен с входом второго накапливающего сумматора, информационный вход - с выходом блока переключения режимов через первый регистр сдвига данной координаты, а управляющий вход — с выходом первого накапливающего сумматора другой координаты, управляющий вход второго ключа подсоединен к выходу генератора импульсов, выход — к управляющим входам первого и второго регистров сдвига каждой координаты, а входы элемента

ИЛИ вЂ” к выходам вторых регистров сдвига каждой координаты. Причем элементы .- первый генератор, первый ключ, первый элемент НЕ совместно с элементом И вЂ” представляют собой блок задания скорости, счетчики часть схемы центрального управления, а именно схему определения окончания отработки перемещения. Элемент ИЛИ, второй элемент НЕ, второй ключ, генератор и блок переключения режимов обобщенно представляют собой коммутатор сигналов обратной связи (5) °

Недостатком известного устройства является то, что в процессе отработки окружности возможно уменьшение быстродействия в два раза, так как не исключен случай, при котором в процессе отработки дуги окружности исчезнут единицы в старших значащих разрядах регистров (реверсивных счетчиков) подынтегральных функций. Кроме того, не исключена ситуация переполнения счетчика йодынтегральной функции, считающей сигналы обратной связи в плюс, что может привести к.искажению траектории.

Цель изобретения — повышение точности и быстродействия устройства с круговым интерполятором, построенным на ЦДА.

Поставленная цель достигается тем, что в устройство для двухкоординатного программного управления, со962857 держащее коммутатор, последовательно соединенные блок центрального управления, блок ввода программы, блок задания скорости, блок формирования выходных сигналов и блок управления координатными приводами, н для каждой координаты - последовательно соединенные регистр сдвига, реверсивный счетчик, комбинационный сумматор и буферный регистр, второй и третий выходы блока ввода программы подключены к соответствующим-вторым входам

° блока формирования выходных сигналов, второй выход которого подключен к второму входу блока задания скорости, третий выход блока ввода программы подсоединен к первому входу блока центрального управления, а третий вход - к второму входу блока центрального управления и к выходу блока задания скорости, четвертый и пятый выходы блока ввода программы подключены к третьему и четвертому входам блока центрального управления соответственно, шестой и седьмой выходык первому входу регистра сдвига соответствующей координаты, а восьмой выход — к первому входу коммутатора, управляющий вход реверсивного счетчика каждой координаты подключен к соответствующему выходу коммутатора, второй информационный выход блока центрального управления подсоединен к счетному входу реверсивного счетчика каждой координаты, причем для каждой координаты выходы каждого разряда буферного регистра подключены к вторым входам соответствующих разрядов комбинационного сумматора данной координаты, введены блок управления нормализацией, первый и второй элементы ИЛИ и для каждой координаты — элемент НЕ, пять элементов И и третий элемент ИЛИ, девятый, десятый и одиннадцатый выходы блока ввода программы соединены соответственно с первым, вторым и третьим входами блока управления нормализацией, первый выход. которого подключен к второму входу регистра сдвига каждой координаты и к второму входу коммутатора, а второй вы- . ход - к пятому входу блока центрального управления, шестой и седьмой входы которого соединены с четвертым и пятым входами блока формирования выходных сигналов соответственно, с третьим и четвертым входами коммутатора соответственно и с выходами третьих элементов ИЛИ первой и второй координат соответственно, выход первого элемента. ИЛИ подключен к первым входам первых элементов И обеих координат и к входу элемента НЕ первой координаты, выход второго элемента ИЛИ соединен с первым входом первогр элемента ИЛИ, с первым входом второго элемента И каждой координаты и с входом элемента НЕ второй ко ординаты, подключенного выходом к первому входу третьего элемента И обеих координат, выход элемента HE первой координаты соединен с вторы5 ми входами вторых и третьих элементов И обеих координат, вторые и третьи входы первого элемента ИЛИ соединены соответственно с выходом и -го разряда буферного регистра КаждОй

10 координаты и с выходом n «ro разряда реверсивного счетчика каждой координаты, а четвертый вход - с третьим выходом блока ввода программы, первые и вторые входы второго элемента

ИЛИ соединены соответственно с выходом {n-1)-го разряда буферного регистра каждой координаты и с выходом (n-1) -го разряда реверсивного счетчика каждой координаты, двенадцатый выход блока ввода программы подключен к четвертому входу блока управле ния нормализацией, кроме того, для каждой координаты выход (n-1)-го разряда комбинационного сумматора соединен с вторым входом первого и с третьим входом третьего элементов И данной координаты, выход и-го разряда — с первым входом четвертого и третьим входом второго элемента И данной координаты, а выход переноса

З0 с первым входом пятого элемента И данной координаты, подключенного вторым входом к второму входу четвертого элемента И и к выходу первого элемента ИЛИ, третьим входом — к уп35 равляющему входу буферного регистра и к четвертым входам второго и третьего элементов И данной координаты и. к соответствующему тактовому выходу блока центрального управления, а

4Q выходом — к пеРвому входу третьего

-элемента ИЛИ данной координаты, второй и третий входы которого соединены с выходами второго и третьего элементов И той же координаты, вы45 ходы первого и четвертого элементов

И каждой координаты соединены с входами соответственно {n-1) -го и .n-го разрядов буферного регистра данной координаты, а выходы (n-1) -ro

О и n-ro разрядов регистра сдвига каждой координаты подключены к пятым и шестым входам блока управления нормализацией.

На фиг.1 представлена функциональная схема устройства; на фиг. 2 — схема блока формирования выходных сигналов1 на фиг.З вЂ” схема блока управления нормализацией; на фиг.4 — схема блока центрального управления.

Устройство (фиг.1) содержит блок

1 ввода программы, блок 2 задания скорости, блок 3 формирования выходных сигналов, блок 4 управления нормализацией, блок 5 центрального управления, регистры 6 и 7 сдвига, ком&5 мутатор 8, реверсивные счетчики 9

962857 и 10, буферный регистр 11, комбинационный с.умматор 12, буферный регистр

13, комбинационный сумматор 14, пятый 15, второй 16, третий 17, пятый

18, второй 19 и третий 20 элементы И, координатные приводы 21, четвертые

22 и 23 элементы И, первый элемент

ИЛИ 24, элемент НЕ 25, первые 26 и

27 элементы И, третьи 28 и 29 элементы ИЛИ, блок 30 Управления координатными приводами, накапливающие сумматоры 31 и 32, второй элемент ИЛИ 33 и элемент НЕ 34., Блок 3 (фиг.l) содержит триггеры

35"38, элементы И 39-47, элементы

ИЛИ 48-50, элемент НЕ 51 и элемент 15

52 задержки.

Блок 4 (фиг.3) содержит элементы И

53-59, элементы ИЛИ 60-62, триггер 63 и генераторы 64 высокой частоты и 65 серии импульсов. 20

Блок 5 (фиг. 4) содержит счетчики

66 и 67, элементы 68 и 69 фиксации нулевого состояния счетчиков, элементы НЕ 70 и 71, элементы И 72-78 триггеры 79-82, элемент И 83,генератор 84 частоты, элемента ИЛИ 85, re" нератор 86 тактов и индикатор 87.

Устройство работает следующим образом.

Программа вводится в блок 1, в котором она дешифрируется в соответствии с закодированными адресами, переводится из десятичной системы в двоичную и распределяется по остальным блокам устройства следующим образом. Информация о коде подачи пе" редается в блок 2, информация о зна" ках перемещения поступает в блок 3, код линейной интерполяции (функция

G01) подается в блок 4, на другой вход которого поступает любой из кодов круговой интерполяции (602-003), и на следующий вход коды резьбонарезания (G33,G34 и т.д.) . Величинй аХ

63 высылаются в элемент памяти блока 5, величины Х, Ен, т.е. коорди- 4> наты начальной точки дуги при круговой интерполяции или исходные значения подынтегральной Функции, при линейной интерполяции, или же значения шагов резьб на оборот SO вдоль соответствующей оси в режиме резьбонарезания заносятся с соответствующих выходов блока 1 в регистры

6 и 7 соответственно. Кроме того, потенциальный сигнал круговой интерпо- S5 ляции с выхода блока 1 постоянно воздействует на соответствующий вход коммутатора 8.

По окончании ввода одного кадра программы блок 1 вырабатывает сигнал. © окончания ввода, который поступает на вход блока 4 и запускает его.Блок

4 в зависимости от введенных s негб ранее кодов режимов, линейной интер" поляции, круговой интерполяции или 4$ резьбонарезания осуществляет операциЬ нормализации, подавая синхронно со своего выхода импульсы на сдвигающие входы регистров 6 и 7. В режиме. линейной интерполяции сдвиги заканчиваются, когда в старшем (n) разря" де любого из регистров 6 или 7 окажется единица. При круговой интерполяции нормализация заканчивается в случае, появления единицы в разряде, предшествующем старшему.(n-l) любого из регистров 6 или 7, а в случае единицы в старшем разряде любого из регистров 6 или 7 она не производит" ся вообще. Причем в коммутаторе 8 производится сдвиг tl, что исключает увеличение радиуса задаваемой окружности. В режиме резьбонарезания число сдвигов фиксировано и равно и, где n=2oggN, где N - число отсчетов шпиндельного датчика за один оборот, По окончании нормализации блок 4 вырабатывает сигнал окончание нормализаций, который поступает в блок 5. если введенный кадр является первым кадром программы, то сигнал окончание нормализации включает отработку введенного кадра. (В случае, если введенный кадр.не является первым кадром программы, то включение отработки осуществляется по сигналу конец. отработки предыдущего кадра, который вырабатывается в блоке 5).

При этом блок 5 формирует сигнал перезаписи, который поступает на счетчики 9, 10 и формирует импульсы сдвига, что обеспечивает перезапись нормализованных значений заданных величии подынтегральных .Функций из регистров 6 и 7 в.счетчики 9 и 10 соответственно. лф

Импульсы высокой частоты с выходов бЛока 5 начинают поступать на суммирующие входы (С2) накапливающих сумматоров 31 и 32 обеих координат, выполненных, с целью обеспечения однотактного суммирования и корректировки; на комбинации регистра 11 (13) из

J-К триггеров и комбинационном сумматоре 12 (14). Кроме того, эти же импульсы поступают на стробирующие входы элементов И 15-17 в канале управления координаты Х и элементов

K 18-20 s канале управления координаты Б. Каждый тактовый импульс, поступая на суммирующий вход (С2) соответствующего накапливающего сумматора 31(32) обеспечивает прибавление к его содержимому значения подынтегральной функции, хранимой в соответствующем счетчике 9 или 10.

Далее устройство работает в трех режимах.

В режиме резьбонарезаиия с выхода рабочей памяти блока 1 через элемент ИЛИ 24 на входы элементов И 15, 18, 22, 23 и элемента НЕ 25 поступа10

962857 мент И 15, а в группе элементов И 1820 - только элемент И 18. Элементы

И 15, 18 по вторым своим входам стробируются импульсами тактовой частоты,, быстродейстйие круговой интерполяции оказывается в два раза меньше, чем линейной, Нормализация до 0,1000...7 невозможна, так как в этом случае ет сигнал РН, Причем выходной спгнал элемента. НЕ 25 запирает элементы И 16, 17 19, 20, а выходной сигнал элемента ИЛЙ 24 открывает элементы И 26, 27. Такая коммутация обеспечивает функционирование сумматоров 31 и 32, выполненных на регистре 3.1 сумматоре 12 и регистре

13, сумматоре 14 с полноразрядной сеткой, так как элементы И 22, 23, 26, 27 по управляющим входам оказываются открыты и выходи старших (n) и (п-1) разрядов сумматоров 12 и 14 подключены к соответствующим входам регистров 11 и 13.

С другой стороны, в группе элементов H 15-17 открытым по управляющему входу оказывается только элеа по третьим входам управляются выходами переноса (Р) старших разрядов сумматоров 12 и 14 соответственно.

Поэтому при появлении на выходах переноса (Р) сумматоров 12 или 14 единичного сигнала на выходах, элементов

И 15 или 18 появляется импульс при. ращения координаты Х или 3 соответственно.

Импульс приращения координаты Х с выхода элемента И 15 через элемент

ИЛИ 28 поступает н блоки 3 и 5, а также на один из входов коммутатора

8. Импульс приращения координаты Z c выхода элемента И 18 через элемент

ИЛИ 29 поступает в блоки 3 и 5 и на соответствующий вход коммутатора 8.

При отсутствии сигнала круговой интерполяции (КИ) коммутатор 8 закрыт и корректировки значений подынтегральных функций в счетчиках 9 и 10 не происходит. В режиме резьбонаращения на входе блока 3 присутствует сигнал РН, при этом блок 3 пропускает импульсы приращения дХ, д Е в блок 30, выходные сигналы которого осуществляют управление исполнительными приводами 21 станка по координатам Х и Z.

В режиме линейной и круговой интерполяции сигнал РН на входе блока

3 отсутствует, благодаря чему этот блок накапливает приращения,необходимые для анализа одиночного или

:двойного шага и вырабатывает сигналы останов тактовой частоты, который, поступая н блок 5, прерывает его выработку и сигнал признак двойного шага, который, поступая в блок 2, вызывает увеличение в тД раз период выдачи следующего импульса. Очередной импульс с выхода блока

2 поступает в блок. 3 и выталкивает (сдвигает) из него накопленные приращения в блок 30 и, кроме того, поступая на соответствующий вход блока 5, восстананливает выработку этим блоком импульсон тактовой частоты. Это обеспечивает управление скоростью подачи и поддержание постоянства контурной скорости как s режиме линейной, так и н режиме круговой интерполяции. Данная операция продолжается до тех пор, пока подсчет импульсов приращений dX, д 2 в блоке

5 не приведет к получению заданных !

О значений перемещений по осям Х, Е.

При этом прекращается выдача тактовых импульсов блоком 5.

В режиме линейной интерполяций в силу нормализации значений подынтег 5 ральных функций до появления 1 в старшем разряде любого из регистров 6 или 7, максимальное число так.товых импульсов, которые необходимо подать на интерполяторы (число опе2О.раций) для получения одного импульса приращения равно двум. Действительно, минимальное число, которое может принять большая подынтегральная функция после нормализации будет 0,1000 ...0 — двоичное, т.е. 0,5 - десятичное, естественно, что переполнение сумматора 31 (32) будет происходить после каждых двух суммирований. Следовательно, быстродействие интерполятора в этом режиме будет всего в

2 раза меньше тактовой частоты.

В режиме резьбонарезания интерполятор выполняет роль пропорцйонального делителя, для которого имеет значение только тактовая частота, которая определяется произведением числа оборотов шпинделя на число отсчетов датчика резьбонарезания, который монтируется.на шпинделе. Так при максимальном числе оборотов,рав40 ном 200V об/мин и Чнсле отсчетов датчика, равном 4096 за оборот, тактовая частота оказывается равной (2000:60)х4096=136533 Гц, что в 10 раз меньше, чем быстродействие сумма-, тора, построенного на применяемой в ЧПУ серии К155.

В режиме круговой интерполяции обеспечение максимального быстродействия оказывается значительно сложI © нее ввиду изменения величин подынтегральных функций в процессе работы..

Действительно, поскольку нормализация при круговой интерполяции произнодится до появления единицы н следующем за старшим разряде подынтегральной функции, то минимальным значением подынтегральной функции является 0,010...0 — двоичное или 0,25десятичное, что требует четырех тактов (итераций) для получения одного приращения, т.е. без специальных мер

962В57

12 полнения. сумматорах координат.

Дальнейшая работа продолжается, как было описано выае, в ражяме линейной интерполяции, вплоть до кон ца отработки кадра.

В случае, если при круговой интерполяции до нормализации единицы в старшем разряде не бипо, то, как описывалось выме, нормализация про изводится до появления 1 в и-1 разряде. В этом случае при работе кругового интерполятора возможны две ситуации противоположного характера.

При первой, когда начальная точка лежит на оси или вблизи одной из осей координат в процессе отработки дуги окружности, единицы могут исчезнуть и в (n-1) разрядах счетчиков 9 и 10.

Во втором случае, когда начальная точка находится на дуге окружности

44 под углом, близким к 45, единица в может получиться потеря информации

i результ .re выхода за разрядную сетку величины подынтегральной функции. Действительно, пусть задана подынтегральная функция 0,0001111, тогда после нормализации она примет вид 0,1111000, после восьмой коррзктнровки íà <1 она примет вид

1,0000000, т.е. превратится в 0 и интерполятор уйдет с заданной траектории. B том случае, если единица оказалась в старшем значащем

° разряде до нормализации, то, как уже быпо сказано выше, нормалязация не производится н интерполятор начинает работать по двухтактной схеме, причем в этом случае описанная вьши ситуация возникнуть не может, так как максимальное изменение подынтегральной функции при круговой интерполяции равно 12 ф 1,41, в то время, как отношение максимального десятичного числа, которое может быть задано в программе (9999999) и максимального двоичного числа (16 777 215), которое может быть записано в регистры, и сумматоры ннтерполятора, равно

1,67, следовательно, переполнение в рзгисгре подынтегралъной функция невозможно. Однако, кроме того, возможна ситуация, при которой в процессе интерполяции исчезает "1" B старшем разряде подынтегральной функции, если она была там первоначально, Иля в следующем за старшим разряде, еспи она первоначально была в нем.

При этом число тактов на каждую итерацию возрастет,;в два) раза и достигнет в первом случае 4, а во втором

8, т.е. в этом случае быстродействие кругового интерполятора по сравнению с линейным упадет в 4 раза. Однако в устройстве этого не произойдет при любых возможных ситуациях.

Пусть задана окружность такого большого диаметра, что единица оказалась в старшем разряде подынтегральной функции без нормализации.

Тогда элемент ИЛИ 24 будет открыт сигналом, поступающим с выхода старшего разряда (n) любого счетчика 9 или 10; Поэтому будут открыты элементы И 15, 13 и, следовательно, импульсы приращений ЬХ, Ь2 будут фор". мироваться при появлении переполнений на выходах переноса старшзго разряда (Р) сумматоров 12 и 14 точно также, как это было описано в прздыдущях режимах. Однако поскольку коммутатор 8 в режиме круговой интерполяции открыт, каждый импульс приращений Ь Х, h7. корректирует под-, ынтегральную функцию в канапе противоположной координаты íà t.l.

После некоторого количества корректировок 1 в старшем разряде счетчика 9 или 10 исчезает. Если при этом отсутствуют единицы в старших разрядах регистров 11 н 13., то это означает что с этого момента интерполятор начинает работать по четырехтактовой схеме, т.с. ему на формирование одного приращ.ниа потребуется четыре тактовых импульса. Однако зто не произойдет, так как при этом закрываются элементы И 15, 18 в то время, как элемент ИЛИ 33 наверняка окажется включенным (действительно, 30 при счете на вычитание единицы вслед за комбинацией. 10000...00 всегда следует комбинация 0111...11).

С выхода элемента ИЛИ 33 сигнал открывает элементы И 16, 19 и через элемент НЕ, 34 закрывает элементы И .

17, 20. С другой стороны элементы

И 22, 23 оказываются закрытымя нулевык сигналом с выхода элемента ИЛИ

24, в то время, как элементы И 26, 27 остаются открытыкя. Благодаря этому нарушается связь между входами старших разрядов регисгров 11 13 и

° выходом старшях разрядов сумматоров

12 H 14. Таким образом, разрядность

25 накапливачщях сумматоров 31 н 32 в обеих координатах как бы сокращается на один разряд за счет исключения старшего.разряда, а выходные сигналы старших (n) разрядов сумматоров 12 и 14 выполняют роль сигналов переполнения н из них с помощью элементов И 16, 19 формируются сигналы переполнения дХ, ьЕ как и во всех описанных выше режимах, т.е. с исполь3% зованием максимально двух тактовых

3 импульсов для выработки одного пераПоскольку в момент переключения старшие разряды регистров 11 и 13

49 были в нулевом состоянии, то сокращение разрядности накаплйвающих сумматоров, как .это было описано выше, не приведет к внесению какой-либо погрешности в накопленные значения интеграл в, хранимых в накапливающих

962857

14 процессе отработки. может появиться в старшем разряде одного из счетчиков, Первый случай опасен превращением интерполятора в четырехтактный, второй — искажением траектории, если в устройстве не было принято специальных мер.

Итак, первоначально единицы в п-разрядах реверсивных счетчиков отсутствуют, следовательно, элемент ИЛИ

24 закрыт, а элемент ИЛИ 33 открыт, 10 в результате чего интерполятор работает, как в конце предыдущего режима,. с укороченной на единицу разрядной сеткой в двухтактйом режиме, причем приращения d Х,1 Z снимаются с элементов И 16, 19 При исчезновении единиц в и-1 разряде обоих счетчиков

9, 10 и (n-1)-разрядаХ регистров ll и 13 элемент ИЛИ 33 также закрывается. В результате чего закрываются элементы И 15, 16, 18, 19, 22, 23, 26, 27 и открываются элементы И 17, 20, так как на входах элементов НЕ

25 и 34 присутствуют нулевые сигналы. Благодаря этому дальнейшая работа интерполятора осуществляется с укороченной на два старших разряда разрядной сеткой, но по-прежнему по двухтактной схеме, причем приращения д Х, ь2 выделяются элементами И 17, 20., В случае, если в процессе отработ- -ЗО ки дуги единица появилась в старшем разряде любого нз реверсивных счетчиков, то на выходе элемента ИЛИ 24 появляется единица, в результате чего оказываются открытыми элементы H 35

15, 18, 22, 23 и открываются элементы И 26 27, а элементы И 16, 17, 19; 20 закрываются..Интерполятор начинает работать с полной разрядной сеткой, но по-прежнему в двухтактном 49 режиме, при этом выхода за разрядную сетку и искажения траектории не произойдет ° Следовательно, по сравнению с другими известными устройствами, предлагаемое обладает вдвое большим 45 быстродействием при равном быстродействии объектов и фактически равном объеме электронного оборудования.

Блок 3 (фиг.2) работает следующим образом. 50

Первоначально, в триггеры 35 и 38 с выхода блока 1 записываются знаки координатных перемещений Зн.Х Зн.7.

Сигнал резьбонарезания РИ (633, 634) подается, если задан в кадре,, на вход элементов И 39, 40 и вход элемен та НЕ 51. Сигнал пуск частоты с выхода блока 2 поступает на входы элементов И 46, 47 и элемента, 52 за-держки. Приращения dX и d2. поступают с выходов элементов ИЛИ 28, 29 в ви- 6О де унитарного кода. В режиме реэьбонарезания на входе блока 3 присутствует сигнал РН, который открывает элементы Й 39, 40 и через элемент

НЕ 51 закрывает элементы И 46, 47. i 6З

Благодаря этому импульсы координатных приращений и Х и aZ через элементы И 39, 40 и элементы ИЛИ 48 и 49 поступают на входы элементов И 41-44 соответственно. Элементы H 41, 42 управляются выходами триггера 35 (запоминания знака перемещения по координате Х), элементы И 43, 44 управляются выходами триггера 38 (запоминания знака перемещения координаты 2). Поэтому унитарные коды координат Х, Е коммутируются в нужный канал в соответствии заданным знакам.

Другие сигналы в этом режиме участия в работе не принимают.

В режиме линейной или круговой интерполяции потенциал РН отсутствует, поэтому элементы И 39, 40 закрыты, а выходной сигнал с выхода элемента

НЕ 51 выдает разрешающий потенциал на входы элементов И 46, 47. Приращения Х, dZ устанавливают в 1 триггеры 36 и 37 соответственно.Ilocле этого сигнал пуск частоты,, поступающий с выхода блока 2, поступает в качестве строба на вторые входы элементов И 46, 47 и элемента 52. Третьи входы элементов И 46, 47 управляются единичными выходами триггеров 3Ü и. 37. Если соответствующий триггер 36 или 37 находится в одиночном состоянии, то соответствующий элемент И 46 или 47 открывается и тр выходные сигналы через элементы ИЛИ 48, 50 и элементы И 4144 поступают на выход блока 3 с учетом заданного знака. Триггеры 36 и

37 через элементы 52 сбрасываются в . 0 . В случае, если оба триггера

36 и 37 после поступления очередных приращений оказались в состоянии 1, то элемент И 47 вырабатывает сигнал признак двойного хода .

Элемент ИЛИ 50 вырабатывает сигнал останов тактовой частоты при появлении . 1 в любом из триггеров

36 и 37.

Блок 4 (фиг. 3 ) работает следующим образом.

Первоначально сигналом предварительной установки (ПУ) через элементы ИЛИ 62 триггер 63 устанавливается в 0 . Выходы старших (и) разря.дов регистров 6 и 7 подключены к входам элементов И 53 и 54 соответственно. Потенциал линейной интерполяции (ЛИ) подключен с входа блока.1 к входу элемента ИЛИ 60, потенциал круговой интерполяции (КИ) с выхода блока

3 присоединен к входам элемента ИЛИ

60 и элементов И 55, 56.,Выходы следующих за старшими разрядов (n-1) регистров 6 и 7 координат Х и 2 присоединены к входам элементов И 55 и

56 соответственно. Сигнал резьбонарезания подается также с выхода бло» ка 1 на вход элемента И 58.

B режиме линейной интерполяции в блоке 4 присутствует потенциал JIM„ а КИ и РН отсутствуют. Тогда по сигналу пуск нормализации триггер

63 устанавливается в состояние 1 и открывает элемент И 59. Частота f с выхода элемента И 57, открытого потенциалом ЛИ через элемент ИЛИ, 60, через элемент ИЛИ 61 и элемент И 59, начинает поступать на вход коммутатора 8 и на сдвигающие входы регист- )О ров 6 и 7, при этом информация в ре-, гистрах 6 и 7 начинает сдвигаться в сторону старших разрядов до тех пор, пока 1 не появится в старшем разряде любого из них. Тогда он прой-(5 дет через элемент И 53 или элемент И

54 и появится на выходе элемента ИЛИ

62 как сигнал окончание нормалиI

f 1 1 зации, который сбросит в О триггер 63 и поступит на соответству- >О ющий вход блока 5.

В случае, если к моменту прихода сигнала пуск нормализации в старшем разряде любого из регистров б или 7 была 1, то триггер удерживается в «О по входу R и на выходе имеется сигнал окончание нормализации . В этом случае никаких сдвигов производить не надо.

В Режиме круговой интерполяции ЗО потенциалы ЛИ и РН отсутствуют и .присутствует потенциал КИ. Этот потенциал через элемент ИЛИ 60 формирует разрешающий потенциал на управляющие входы элементов И 53, 54, 57 и, кроме того, непосредственно поступает на управляющие входы элементов И 55, 56. Теперь по сигналу пуск нормализации триггер 63 перебрасывается в состояние 1 " 4Î и частота f с выхода генератора 64 через элементы И 57, ИЛИ 61, И 59 поступает на выход блока 4 в качестве импульсов сдвига. Это процолжает.ся до тех пор, пока в следующем за 45 старшим разрядом (n-1) любого из регистров б или 7 не появится 1 .

Тогда срабатывает элеМент И 55 или

И 56 и на выходе элемента ИЛИ 62 формируется сигнал окончание нор- 5@ мализации, который, как и в предыдущем режиме, сбрасывает в 0 триггер 63 и поступает на выход блока 4.

Элементы И 53 и 54 при этом используются для формирования сигнала окончание нормализации, если 1 была в старшем разряде любого иэ регистров б или 7 еще до нормализации, аналогично предыдущему режиму.

В режиме резьбонареэания потенциалы ЛИ и КИ отсутствуют, но присутствует потенциал PH который поступает на управляющий вход элемента И

58. С приходом сигнала пуск норма- И лнзацин триггер 63 устанавливается( в состс яние I, с его единичного выхода сигнал поступает на второй вход !cêeíò.. Л 58, при этом на выхода з,с -,р:л ..i. а я с.":гна."1, ."-.алускающий генера;; ор 65., При это" < на его первом выходе появляется пачка тактовых импульсов Т; -Тп, количество которых постоянно и зависит от числа отсчетов датчика резьбонарезания и разрядности основных узлов- предлагаемого устрой" ства, Эти импульсы через элемент ИЛИ

61 .и элемент И 5 ;;: поступают на выход в качестве импульсов сдвига. По окончании следования пачки импульсов Т1Т, на втором выходе генератора 65 появляются n+1 такт Т„+1, который через элемент ИЛИ 62 выключает триггер

63 и поступает на вход в виде сигнала окончание нормализации .

Блок 5 (фиг.4) работает следующим образом, Первоначально, после включения питания, сигналом предварительной установки (ПУ) триггер 79 устанавливается в единичное, а триггер 82 в нулевое состояние. Устройство вводит первый кадр программы, при этом величины заданных в кадре приращении ЛХ и ь Е с выходов блока 1 заносятся в счетчики бб и 67. После этого сигналом окончание ввода включается нормализация (пуск нормализации).

По окончании нормализации с выхода блока 4 приходит сигнал окончание нормализации, который поступает на входы элементов И 75, 76. Так как элемент И 76 открыт единичным сигналом с выхода триггера 79, то на его выходе появляется сигнал, который, пройдя через элемент ИЛИ 85, поступает на вход генератора 86 тактов и запускает его.

Генератор 86 вырабатывает два сдвинутых относительно друг друга такта 1Т и 2Т. Такт 1Т переписываеь нормализованную информацию из регистров б и 7 в счетчики 9 и 10 соответственно. (В случае, если счетчики 9 и 10 построены на комбинации сдвиговых регистров и комбинационных сумматоров, то перезапись информации из регистров 6 и 7 в счетчики 9 и 10 удобно производить в виде последовательных кодов, но по одному проводу. В этом случае вместо такта1Т необходимо выработать серию импульсов перезаписи). Такт 2Т является сигналом пуск отработки для всего устройства, поэтому он устанавливает в 1 триггер 82, он же поступает в блок 1 в качестве сигнала пуск ввода следующего кадра и, кроме того, сбрасывает в ноль триггера 79 и 80. Так как триггер 82 находится в состоянии 1, то элемент И 83 открыт по первому входу.

962857

С приходом сигнала пуск частоты, который является выходным сигналом блока 2, триггер 81 устанавливается в состояние 1 и элемент И

83 открывается и по второму входу.

Поэтому импульсы генератора 84 частоты f проходят через элемент И 83 и поступают на входы элементов И 72, 73, открытых по вторым входам выходными сигналами элементов HE 70, 71 и, следовательно, проходят на выход блока в виде частот f<„f2, Сигналы на выходах элементов НЕ

70, 71 присутствуют до тех пор, пока счетчики 66 и 67 не придут s нулевое состояние, что фиксируется элементами. 68 и 69.

Импульсы частот Ех и f поступают на входы соответствующих блоков устройства до тех пор, пока с выхода блока 3 не поступит сигнал останов тактовой частоты, который сбрасывает в 0 триггер Sl благодаря чему закрывается элемент И 83, и частоты f и f 2 прерываются до тех пор, пока с выхода блока 2 не поступит сигнал пуск частоты .

Во время отработки кадра программы устройство вырабатывает импульсы

- приращений ВХ и аЕ, которые с выхода элементов ИЛИ 28, 29 поступают на, входы счетчиков бб и 67. Сигнал пуск ввода, поступив в блок 1, запускает ввод следующего кадра программы, а по окончании ввода включает нормализацию (по сигналу пуск нормализации ), как это было описано выше. По окончании нормализации блок 4 выработал сигнал окончания нормализации, который поступает на элементы И 75, 76. Но теперь элемент

И 76 закрыт, так как триггер 79 в нуле, а элемент И 75 открыт, поэтому сигнал появляется на era выходе и устанавливает в 1 триггер 80.

Окончание отработки кадра определяется элементом И 74, как ситуация, при которой оба счетчика бб и

67 пришли в 0 . Тогда на выходах элементов 68 и 69 появляются сигйалы, выключающие через элементы НЕ

70, 71 элементы И .-72, 73. Одновременно сигнал окончание отработки кадра с выхода элемента И 74 сбрасывает в 0 триггер 82 и посту" пает на элементы И 77, 78. Элемент

И 78 открыт единичным выходом триггера 80, поэтому íà его выходе по.является сигнал, который через элемент ИЛИ 85 запускает генератор

86 тактов и цикл работы повторяется.

Элемент И 77 в этом случае закрыт нулевым сигналом триггера 80 °

В том случае, если в программе задан кадр с очень малым временем .,отработки, меньшим времени ввода следующего кадра, то сигнал окончание отработки будет выработан раньше, чем придет сигнал окончание нормализации . В этом случае триггер

80 окажется i нулевом состоянии, поэтому элемент И 78 окажется закрытым, и запуска следующего цикла отработки не произойдет, но сработает элемент И 77, который включит индикатор 87.

Включение индикатора 87 указывает на ошибку в програьме.

Преимуществами предлагаемого устройства по сравнению с известным является повышение быстродействия в два Раза, повышение точности за счет исключения потери информации при округлении и повышение надежности за счет гарантированного и автоматического исключения возможности переполнения регистров подынтегральной функ2О ции. Это позволяет обеспечить повьзаеwe быстродействия во всех режимах q

125-200 кГц до 200-500 кГц, чтосоответствует повиаению скорости с 1012 до 30 м/мин, и, кроме того, ис ключается брак из-за ошибок програм- мирования.

Формула. изобретения

Устройство для двухкоординатного программного управления, содержащее коммутатор, последовательно соединенные блок центрального управления, блок

35 ввода программы, блок задания скорости, блок формирования выходных сигналов и блок управления координатными приводами и для каждой координаты - последовательно соединенные

4р регистр сдвига, реверснвный счетчик, комбинационный сумматор и буферный регистр, второй и третий выходы блока ввода программы подключены к соответствующим вторым входам блока фор 5 мирования выходных сигналов, второ выход которого подключен к второму вхоДу блока задания скорости, третий выход блока ввода программы подсоединен к.первому входу блока централь,ного управления, а третий вход — к

- О второму входу блока центрального управления и к выходу блока задания скорости, четвертый и пятый выходы блока ввода программы подключены к третьему и четвертому входам блока центрального управления соответст-. венно, шестой и седьмой выходы - к первому входу регистра сдвига соответствующей координаты, а восьмой выход - к первому входу коммутатора, управляющий вход реверсивного счетчика каждой координаты подключен к соответствующему выходу коммутатора, второй информационный выход блока центрального управления подсоединен к счетному входу реверсив962857

20 ного счетчика каждой координаты, причем для каждой координаты выходы каждого разряда буферного регистра подключены к вторым входам соответствующих разрядов комбинационного сумматора данной координаты, о,тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности устройства, в него введены блок управления нормализацией, первый и второй элементы ИЛИ и для каждой 1Î координаты - элемент НЕ, пять, элементов И и третий элемент ИЛИ, девятый, десятый и одиннадцатый выходы блока ввода программы соединены соответственно с первым, вторым и тре- $$ тьим входами блока управления норма" лизацией, первый выход которого подключен к второму входу регистра сдвига каждой координаты и к второму входу коммутатора, а второй выход - О к пятому входу блока центрального управления, шестой и седьмой входы которого соединены с четвертым и пятым входами блока формирования выходных сигналов соответственно, с третьим и четвертыМ входами коммутатора соот« ветственно и с. выходами третьих элементов ИЛИ первой и второй координат соответственно, выход первого элемента ИЛИ подключен к первым входам первых элементов И обеих коорди-. нат и к входу элемента НЕ первой координаты, выход второго элемента

ИЛИ соединен с первым входом первого элемента ИЛИ, с первым входом второго элемента Й каждой координаты и . 3» с входом элемента НЕ второй координаты, подключенного выходом к первому входу третьего элемента И обеих координат, выход элемейта НЕ первой координаты соединен с вторыми входа- 4Q ми вторых и третьих элементов И обеих координат., вторые и третьи входы первого элемента ИЛИ соединены соответственно с выходом и-го разряда буферного регистра каждой координаты и с выходом и-го разряда реверсивного счетчика каждой координаты, а четвертый вход - с третьим выходом блока ввода программы, первые и вторые входы второго элемента ИЛИ сое.динены соответственно с выходом (-

l)-ro разряда буферного регистра каждой координаты и с выходом (п-1) -ro разряда реверсивного счетчика каждой координаты, двенадцатый выход блока ввода программы подключен к четвертому входу блока управления нормализацией, кроме того, для каждой координаты выход (и-1) -го разряда комбинационного сумматора соединен с вторым входом nepsoro и с третьим входом третьего элементов И данной координаты, выход и -го разряда - с первым входом четвертого н третьим входом второго элемента И данной координаты, а выход переноса - с первым входом пятого элемента И данной координаты, подключенного вторым входом к второму входу четвертого элемента

И и к выходу первого элемента ИЛИ, третьим входом - к управляющему входу буферного регистра и к четвертым входам второго и третьего элементов

И данной координатЫ и к соответствующему тактовому выходу блока центрального управления, а выходом к первому входу третьего элемента ИЛИ данной координаты, второй и третий входы которого соединены с выходами второго и третьего элементов И той же координаты, выходы первого и четвертого.элементов И каждой координаты соединены с входами соответственно (n-1)-ro и и --го разрядов буферного регистра данной координаты,а выходя (и-1) -ro и и-го разрядов регистра сдвига каждой координаты подключены к пятым и шестым входам. блока управления нормализацией

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

-Р 555381, кл. G 05 В 19/18, 1975.

2. Дригваль Г.g. Цифровые дифференциальные анализаторы. М., Советское радио, 1970, с. 183-184.

3. Там же, с.194.

4. Авторское свидетельство СССР

9 658528, кл. G 05 В 19/18, 1977.

5. Авторское свидетельство СССР

Р 746431, кл. 0, 05 В 19/18, 1978 ,(прототип) .

962857

Составитель В.Дианов ,Редактор. В.Пилипенко Техред Л.Пекарь

Корректор С. Шекмар

«\

Филиал ППП Патент, г.ужгород, ул. Проектная, 4

Заказ 7509/65 Тираж 914 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5