Устройство для прерывания программ

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик

oi>970370 (61) Дополнительное к авт. сеид-ву(22) Заявлено 08. 07. 80 (21) 2989948/18-24 с присоединением заявки М (23) Приоритет

Опубликовано ЗЯ082. Бюллетень М 40

Дата опубликования описания 30. 10. 82 (51) М. Кд.з

G 06 Р 9/46

Государственный комитет

СССР но делам изобретений и открытий

{53) УДК681. 325 (088.8) (72) Авторы изобретения йИСОЮЗНАУ

Ю

А.В.Игошин и Н.Г.Кощеев (71) Заявитель (54) УСТРОЙСТВО ДНЯ ПРЕРЫВАНИЯ ПРОГРАММ

Изобретение относится к вычислительной технике и может быть ис» пользовано в вычислительных машинах и си стемах.

Известно устройство прерывания., процессора, содержащее регистр запросов прерывания, схему разрешения прерывания, шифратор кода команды и блок .элементов И f1 1.

-Недостатки указанного устройстванизкое быстродействие Иэ-за программной органиэации анализа причины прерывания и выхода на обслуживающую программу, а также ограниченное количество программ, на которые можно передать 15 управление по сигналу прерывания.

Наиболее близким по технической сущности к предлагаемому является устройство прерывания. процессора, содержащее регистр запросов, регистр маски прерываний, блок элемеитов И, схему анализа приоритета запросов, шифратор кода прерываний, регистр кода прерываний, выход которого соединен с адресным выходом устройства,а вход - 25 с выходом шифратора кода прерывания, соединенного по входам с выходами схемы анализа приоритетов запросов, входы которой соединены с выходами блока элементов И, соединенного по Щ первым входам с выходами регистра маски прерываний, а по вторим - с .выходами регистра запросов, входы которого соединены с входом кода за,просов устройства $23.

Недостатками известного устройст ва являются отсутствие возможности выполнения любой программы или команды по сигналу запроса прерывания, а также дополйительные затраты времени на выборку первой команды программы обслуживания запроса. Укаэанный недостаток устройства особенно проявляется при использовании в многомашинтвых вычислительных системах при.решении задачи обеспечения гибкого прямого управления процессорами.

Цель изобретения - повышение быстродействия устройства за счет исключения фазы выборки первой команды обслуживающей программы.

Ноставленная цель достигается тем, что в устройство для прерывания программ, содержащее регистр запросов, регистр масок, блок элементов

И, узел анализа приоритетов, 4ðàTÎÐ кодов приоритетов, регистр кода приоритета, выход которого является адресным выходом устройства, а вход соединен с выходом шифратора кодов

970370 приоритетов, группа входов которого соединена с группой выходов блока анализа приоритетов, группа входов которого соединена с группой выходов блока элементов И, первая группа входов которого соединена с группой вы- 5 ходов регистра масок, а вторая — с группой выходов регистра запросов, группа входов которого является группой входов запросов устройства, введены регистр фиксированного адреса, 10 элемент сравнения, два элемента И и буферный регистр, выход которого сое динен с первым входом первого элемента И, выход которого является командным выходом устройства, а второй вход15 соединен с выходом блока анализа при™ оритетов, вход буферного регистра сое.динен с выходом второго элемента И, первый вход которого является информационным входом устройства, а второй соединен с входом регистра запросов и выходом элемента сравнения, первый вход которого соединен с выходом регистра фиксированного адреса, а второй вход является адресным входом устройства.

Блок анализа приоритетов содержит и каналов, каждый из которых, кроме первого и n-ro содержит эле-, мент HE элемент ИЛИ и элемент ИЛИ-НЕ выход элемента ИЛИ-НЕ каждого канала соединен с соответствующим выходом группы выходов блока, первый вход элемента ИЛИ соединен с выходом элемента ИЛИ предыдущего канала и первым входом элемента ИЛИ-НЕ, второй N вход которого соединен с выходом эле мента НЕ, вход которого соединен с вторым входом элемента ИЛИ и соответствующим входом группы входов блока, вход элемента НЕ п-ro канала соеди 40 нен с соответствующим входом группы входов блока, а выход †. с первым входом элемента ЙЛИ-НЕ п-го канала, выход которого соединен с соответствующим выходом группы выходов блока, 45 второй вход элемента ИЛИ-НЕ п-го канала соединен с выходом элемента ИЛИ (n-1)-ro канала, вход первого канала соединен с соответствующим входом группы входов блока, первым, входом элемента ИЛИ следующего канала и первым входом элемента ИЛИ-НЕ следующего канала и соответствующим выходом группы выходов блока.

На фиг. 1 представлена структурн я электрическая схема устройства я прерывания программ; на фиг.2 структурная схема блока анализа приоритетов.

Устройство содержит адресный вход

1, элемент 2 сравнения, регистр 3 ®О фиксированного адреса, элемент И 4, регистр 5 запросов, информационный вход б, буферный регистр 7, группу запросных входов 8, блок элементов

И 9, регистр 10 масок, блок 11 ана- 65 лиза приоритетов, шифратор 12 кодов приоритетов, регистр 13 кода приоритета, адресный выход 14, элемент И 15, командный выход 16 .

Блок анализа приоритетов содержит группу из п входов 17, группу из п выходов 18, и-2 элементов ИЛИ 19, и-1 элементов ИЛИ-НЕ 20, п-1 элементов НЕ 21.

Устройство работает следующим образом.

На адресный вход 1 устройства поступает код адреса ЗУ и сравнивается элементов 2 сравнения с содержимым регистра 3 фиксированного адреса, котброе эквивалентно адресу фиксированной ячейки ЗУ и записывается либо аппаратурными, либо программными средствами процессора. В случае совпадения кодов вырабатывается сигнал, который поступает на управляющий вход элемента И 4 и одновременно на п-й вход регистра 5 запросов. По этому сигналу информация с информационного входа б устройства записывается в буферный регистр 7. На и-1 входов регистра запросов поступают сигналы запросов прерываний с группы входов

8 запросов устройства. Сигналы запросов с регистра запросов поступают на вторые входы блока элементов И 9, который в соответствии с кодом маски, поступающим на первые входы блока элементов И с регистра 10 маски, выделяет незамаскированные запросы и передает их на входы блока-11 анализа приоритетов, который на основании заданной дисциплины обслуживания выделяет запрос с максимальным приоритетом и разрешает его обслуживание.

Если максимальный приоритет имеет дин из п-1 запросов, то п-1 разрядный унитарный код поступает на шифратор 12, который формирует относительный либо абсолютный адрес первой команды программы обслуживания данного запроса прерывания, поступающий через регистр 13 кода приоритета на выход 14 адресов команд устройства.

В случае максимального приоритета у и-го запроса сигнал с п-ro выхода схемы анализа приоритетов запросов поступает на управляющий вход элемента И. 15 и разрешает передачу содержимого буферного регистра на команднйй выход 16 устройства.

Таким образом, предлагаемое устройство прерывания процессора позволяет процессору воспринимать информацию с информационного входа устройства как первую команду обслуживающей программы, тем самым обеспечивая расширение функциональных возможностей устройства за счет практически не,ограниченного косвенного увеличения уровней прерывания и увеличение быстродействия за счет исключения фазы

970370 выборки первой команды обслуживающей программы по коду адреса прерывания, необходимой при использовании п-1 .входов регистра запросов.

Предлагаемое устройство прерывания процессора наиболее эффективно при использовании его .в вычислительных системах с несколькими процессорами для прямого управления и синхронизации параллельных вычислительных процессов 16

Формула изобретения

1. Устройство для прерывания программ, содержащее регистр запросов, регистр масок, блок элементов И, узел анализа приоритетов, шифратор кодов приоритетов, регистр кода приоритета, выход которого яляется адресным выходом устройства, а вход щ соединен с выходом шифратора кодов приоритетов, группа входов которого соединена с группой выходов блока анализа приоритетов, группа входов которого соединена с группой выходов блока элементов И, первая группа входов которого соединена с группой выходов регистра масок, а вторая— ,с группой выходов регистра запросов, группа. входов которого является группой входов запросов устройства,о т— л и ч а ю щ е е с я тем, что, с целью повышения быстродействия за счет исключения фазы выборки первой команды обслуживающей програмваа, в него введе реестр фикрованного 35 адреса, элемент сравнения, два эле,мента Й и буферный регистр, выход которого соединен с первым входом первого элемента И, выход которого является командным выходом устройства, 40 а второй вход соединен с выходом блока анализа приоритетов, вход буферного регистра соединен с выходом второго элемента И, первый вход которого является информационным входом устройства, а второй соединен с входом регистра запросов и выходом элемента сравнения, первый вход которого соединен с выходом регистра фиксированного адреса, а второй вход является адресным входом устройства.

2. Устройство по п.1, о т л и— ч а ю щ е е с я тем; что блок анализа приоритетов содержит и каналов, каждый из которых, кроме первого и

n-ro, содержит элемент НЕ, элемент ИЛИ и элемент ИЛИ-НЕ, выход элемента

ИЛИ-НЕ каждого канала соединен с соответствующим выходом группы выходов блока, первый вход элемента ИЛИ соединен с выходом элемента ИЛИ предыдущего канала и первым входом элемента

ИЛИ-НЕ, второй вход которого соединен ,с выходом элемента НЕ, вход которого соединен с вторым входом элемента ИЛИ и соответствующим входом группы входов блока, вход .элемента НЕ и-го ка.нала соединен с соответствующим входом группы входов блока, а выход - с первым входом элемента

ИЛИ-НЕ п-го канала, выход ко торого соединен с соответствующим выходом группы выходов блока, второй вход элемента ИЛИ-НЕ п-го канала соединен с выходом элемента ИЛИ (n-1)-го канала, вход nepsoro канала соединен. с соответствующим входом группы входов блока, первым входом элемента

ИЛИ следующего канала и первым входом элемента ИЛИ-НЕ следующего канала и соответствующим выходом группы выходов блока.

Источники информации, принятые во внимание при экспертизе

1. Мультипроцессорные вычислительные системы. Под.ред. Н.А.Хетагурова.

М., "Энергия", 1971, с ° 49-52.

2. Дроздов Е.А. и др. Многопрограм мные ЦВМ. М., Воениздат, 1974, с. 304-306, (прототип).