Устройство для обработки информации о комплектовании партии деталей

 

ЬП ИСАНИЕ

ИЗЬБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз С лветских

Социалистичвсиик

Республик (ц I001142 (61) Дополнительное к авт. свид-ву (22) Заявлено 28.09.81 (21) 3342622/18-24 (5l)NL. Кл.

506 F 15/46

В 07 С 5/08 с нрисоединеиием заявки М

Гевулврствевкмб квттвтет

СССР

00. авлам кзв4ретввк1 и вткрмтии (23) Приоритет (58) МК 681.325. .22 (083.8) Опубликовано 28.02.83. Бюллетень йв 8

Дата опубликования описания 02.03.83

В. В.Сумин, А. В. Подобрянский, А. Б. Кислицын, В. И. Воробьев и А.И. Воробьев

1 (72) Авторы изобретения

Кировский политехнический институт (7 I ) 3 ая ви тел ь (54) УСТРОЙСТВО ДЛЯ ОБРАБОТКИ ИНФОРМАЦИИ

О КОМПЛЕКТОВАНИИ ПАРТИИ ДЕТАЛЕЙ

Изобретение относится к вычислительной технике и может быть использовано для обработки информации при реализации технопогичес сго процесса однопараметрического селективного комплектования деталей. 5.

Известно устройство для обработки информации о комплектовании партии деталей, содержащее агрегаты измерения, преобразователь аналоговых значений в цифровые, вычислительное устройство для оценки ожидаемых параметров, схему сравнения с .контрольными значениями, память на магнитных дисках, печатающее устройство t1 j.

Данное устройство не позволяет оптимальным образом комплектовать партии деталей.

Наиболее близким к предлагаемому цо технической сущности является устрой

20 ство, содержащее элементы И и ИЛИ, счетчик, регистры, электропривод, вход которого подкпючен к первому выходу бпока управления, а выходы соединены

2 соответственно с входами блока селек- . ции и преобразователя числа оборотов в импульсы, выход которого соединен с первым входом блока управления, входы счетчика подключены к второму и третьему выходам блока управления и выходам датчика чисел, а выходы - к второму входу блока управления и одним входам элементов И, другие входы которых через, первые элементы ИЛИ соединены с выходами блока селекции, выходы пер вого регистра подключены к второму вы ходу блока управления и выходам элементов И, входы второго регистра сое динены с третьим и четвертым выходами блока управления, а выходы регистров через вторые элементы ИЛИ соединены с, входами блока индикации и непосредственно выход второго регистра - с третьим входом блока управлении, выходы элементов И подключены к четвертому входу блока управления (2 )

Недостатком известного устройства ,является большое число механических

1001

3 элементов и неоптимальное составление комплектов, что ведет к низкой надежности и большому объему незавершенного производства..

Бель изобретения - повышение надежности и сокращение непроизводительных зазатрат времени.

Поставленная цель достигается тем, что в устройство, содержащее счетчик, регистр, элементы И, ИЛИ, блок и4вода 10 данных на печать, введены сумматор, четыре блока памяти, элементы задержки, переключатель, дешифратор, схема сравнения и генератор тактовых импульсов, первый выход которого соединен с первым входом первого элемента И, второй выход - подключен к первым входам второго и третьего элементов И, третий выход подключен к первому входу четвертого элемен а И, четвертый выход генератора тактовых импульсов соединен с первыми входами первого и второго элементов ИЛИ и с вторым входом третьего элемента И, вход первого элемента НЕ и вторые входы первого, второго и четвертого элементов И через переключатель соединены с источником питания, третий вход третьего элемента И соединен с выходом первого элемента НЕ, выход первого элемента И соединен с входами считывания с первого по четвертый блоков памяти, группы информациойьФ входов первого и второго блоков памяти являются соответственно первой и второй группами информационных входов устрой 35 ства, выход второго элемента И подклю= чен к первым входам пятого и шестого элементов И и к управляющему входу блока вывода данных на печать, выход третьего элемента И соединен с первыми входами третьего и четвертого элементов

ИЛИ и с входами записи первого и второго блоков памяти, выход четвертого элемента И соединен с первыми входами седьмого и восьмого элементов И и с

45 вторь1м входом второго элемента ИЛИ, выход которого подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора и с первой группой входов схемы сравнения, выход которой соединен с вторым входом первого элемента ИЛИ, выход которого подключен к тактовому входу регистра, вторые входы шестого и седьмого элементов И и вход второго элемента НЕ подключены к выходу знакового разряда сумматора, выход второго элемента НЕ подключен к вторым входам пятого и восьмого элементов И, выход пятого эле112 4 мента И соединен с вторым входом третьего элемента ИЛИ, выход шестого элемента И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с входом первого элемента задержки и с первыми входами элементов

И первой группы, вторые входы которых соединены соответственно с выходами четвертого блока памяти, выход третьего элемента ИЛИ соединен с входом второго элемента задержки и с первыми входами элементов И второй группы, в орые входы которых соединены соответственно с выходами третьего блока памяти, выход седьмого элемента И подключен к установочному входу четвертого блока памяти, выход восьмого элемента И соединен с с установочным входом третьего блока памяти, вторая группа входов схемы сравнения соединена с выходами второго блока памяти, установочные входы счетчика соединены соответственно с выходами первого блока памяти, выходы регистра подключены соответственно к управляющим входам первого, второго и третьего блоков памяти и к первой группе входов блока вывода данных на печать, ..=.лходы дешяфратора подключены соответс,венно к управляющим входам четвертого блока памяти и к второй группе входов блока вывсда данных на печать, третья группа входов которого соединена с выходами элементов 1ЛИ первой группьt, входы которых соединены соответственно с выходами элементов И первой и второй групп, входы сумматора соединены соответственно с выходами третьего и четвертого блоков памяти, информационные выходы сумматора соединены соответственно с первыми входами элементов

ИЛИ второй и третьей групп, вторые входы элементов ИЛИ второй группы являются третьей группой информационных вхо» дов устройства, вторые входы элементов

ИЛИ третьей группы являются четвертой группой информационных входов устройства, информационные входы третьего блока па мяти соединены соответственно с выходами элементов ИЛИ второй группы, вход записи подключен к выходу первого элемента задержки, информационные входы четвертого блока памяти соединены соответственно с выходами элементов ИЛИ третьей группы, вход записи подключен к вь:ходу второго элемента задержки.

На фиг. 1 изображена схема устройства; на фиг. 2 — диаграмма, поясняющая принцип оптимального комплектования.

Использование предлагаемого изобретения позволяет повысить надежность, .

5 10011

Устройство содержит генератор 1 тактовых импульсов, блок 2 управления, блок

3 вывода данных на печать, блоки 4 - 7 памяти, сумматор 8, группы 9 и 10 элементов ИЛИ, элементы 11 и 12 задержки S группы 13 и 14 элементов И, группу 15 элементов ИЛИ, регистр 16, счетчик 17, дешифратор 18, схему 19 сравнения, элементы 20 - 28 ИЛИ, элементы 24 - 31

И, элементы 32 и 33 НЕ, узел 34 уп о равления цифропечатью, цифропечать 35, переключатель 36, источник 37 питания, линии 38 и 39 связи.

В блоке 4 памяти хранятся величины минимального допуска, в блоке 5 - вели15 чины максимального допуска, в блоке 6число деталей первого вида и в блоке 7— число деталей второго sana.

Работа устройства обработки информации о комплектовании партии деталей по- о ясняется фиг. 2. Каждая группа 1 деталей А имеет определенное количество деталей а1, аналогично каждая группа деталей В имеет определенное количество деталей Ь„ . Ограничения, накладывае мые Ва комплектацию, представлены выделенными ступенчатыми линиями п верхняя граница, и — нижняя. В йри1г11 и веденном случае ограничения линейныЕ, так как пщс.„-n „-n=ñîïü, в общем случае и -n ° =Чсо- . Комплектация

tnax m n начинается с и =1, где а; =10, которая может соединяться с деталями вида В по группам j =1 и j =2, в ка торых соответственно при Ь„=2 и при

g =4 видно, что детали соберутся толь ко при Ь =10, где будет остаток, который используется при комплектации деталей a>-=9. Таким образом, просматривается каждый столбец а„. в пределах 40 ограничений и и т3„„„.„. В резул тате получаем оптимальную с точки зрения максимально возможного числа комплектов комплектовочную таблицу. На фиг. 2 это числа деталей, необходимых для комплектования в пересечении строк и столбцов.

Устройство работает следующим образом.

Сначала производится загрузка блоков памяти. Для этого переключатель 36 устанавливается в такое положение, которое приводит к блокировке элементов И

И 24 - 26 и разрешает работу элемента

И 31. Генератор 1 формирует три тактовые последовательности, которые сдвинуты на треть периода по отношению друг к другу, и одиночные импульсы.

Последние используются при вводе ии12 6 формации в устройство. При его наличии регистр 16 устанавливается в положение

Аl, счетчик 17 - в такое, что на выходе дешифратора 18 будет выход Вl,.а тактовые импульсы, пройдя через схемы

31, 32 и 23, поступают на входы закиси блоков памяти, что приводит к записи информации, установленной на входах.

Аналогично при повторном импульсе ТИ4 произойдет запись данных по регистрам

А2, В2 и т.д.

При переводе переключателя в другое положение устройство переходит в режим обработки информации. Блокируется элемент И 31, производится установка в исходное состояние регистра 1 6 и счетчика 17 (установочные цепи не показаны).

Тактовый импульс с элемента 24 производит считывание информации из регистров Аl, Bl блоков 4 — 7. На сумматоре осуществляется вычитание d - Ъ„и, если знак результата положителен, .то сигнал знакового разряда блокирует элементы И 28 и 29 через элемент HE 32 н разрешает прохождение тактовых Импульсов через элементы И 27 и 30.

Тактовый импульс второй последовательности, пройдя через элементы И 30 и

ИЛИ 23, разрешает прохождение данных через элемент И 13 на элемент ИЛИ 15 и на вход узла 34 управления цифропечатью. Этот же импульс, пройдя через элемент ll задержки, дает разрешение записи результата вычитания в регистр

Al блока 6. Тактовый импульс третьей последовательности, пройдя через элемент

И 27, произведет обнуление регистра

Bl блока 7 памяти и произведет добав ление единицы в счетчик 17. Если знак суммы отрицательный, то блокируются элементы И 27 и 30 и разрешается прохождение импульсов через элементы И 28 и 29.

Дальнейшая работа устройства аналогична вышеизложенной с той разницей, что обнуляется соответствующий регистр

А, результат суммы переписывается в регистр блока 7 памяти. Синхронно с этим происходит вывод на цифропечать

35. Увеличение счетчика 17 происходит до тех пор, пока содержимое счетчика не станет больше верхней границы допуска, что выявляет схема 19 сравнения н не дает сигнал на сдвиг регистра 16.

Это приводит к анализу новой группы

7 iO0i снизить объем незавершенного производства и ускорить lipouecc cocTaBneHHs rIpoграммы комплектования по сравнению с ,. известными устройствами в 3,5 5 раз. S

Формула изобретения

Устройство для обработки информации 10 о комплектовании партии деталей, содержащее счетчик, регистр, элемент И, ИЛИ,, блок вывода данных на печать, о т л и— чающееся тем, что, сцельюповышения надежности и сокращения непро- 1 изводительных затрат времени, в него введены сумматор, четыре блока памяти, элементы задержки, переключатель, дешифратор, схема сравнения и генератор тактовых импульсов, первый выход кото- 20 рого соединен с первым входом-первого алемента И, второй выход подключен к первым входам второго и третьего элементов И, третий выход подключен к первому входу четвертого элемента И, чет- 25 вертый выход генератора тактовых импульсов соединен с первыми входами первого и второго алементов ИЛИ и с вторым входом третьего алемента И, вход первого элемента НЕ и вторые входы щ первого, второго и четвертого элементов

И через переключатель соединены с источником пи ания, третий вход третьего элемента И соединен с выходом первого элемента НЕ, выход первого элемента И соединен с входами считывания с первого по четвертый блоков памяти, группы информационных входов первого и второго блоков памяти являются соответственно первой и второй группами информационных входов устройства, вь1ход второго элемента И подключен к первым входам пятого и шестого элементов И и к управляющему входу блока вывода данных на печать, выход третьего элемента И соединен с

45 первЫми входами третьего и четвертого алементов ИЛИ и с входами записи первого и второго блоков памяти, выход четвертого элемента И соединен с первыми входами седьмого и восьмого элементав И и с вторым входом второго алеЯ мента ИЛИ, выход которого подключен к счетному входу счетчика, выходы которого соединены с входами дешифратора и с первой группой входов схемы сравнения, выход которой соединен с вторым входом первого элемента ИЛИ, выход которого подключен к тактовому входу регистра, вторые входы шестого и седьмого элемен

112 8 тов И и вход второго элемента HE подключены к выходу знакового разряда сумматора, выход второго элемента HE подключен к вторым входам пятого и восьмого элементов И, выход пятого элемента

И соединен с вторым входом третьего элемента ИЛИ, выход шестого алемента

И соединен с вторым входом четвертого элемента ИЛИ, выход которого соединен с входом первого элемента задержки и с первыми входами элементов И первой группы, вторые входы которых соединены соответственно с выходами четвертого блока памяти, выход третьего элемента- ИЛИ соединен с входом второго элемента задержки и с первыми входами элементов И второй группы, вторые входы которых соединены соответственно с выходами третьего блока памяти, выход седьмого алемента И подключен к установочному входу четвертого блока памяти, выход восьмого алемента И соединен с установочным входом третьего блока памяти, вторая группа входов схемы сравнения соединена с выходами второго блока памяти, установочные входы счетчика соединены соответственно с выходами первого блока памяти, выходы регистра подключены соответственно к управляющим входам первого, второго и третьего блоков памяти и к первой группе входов блока вывода данных на печать, выходы дешифратора подключены соответственно к управляющим входам четвертого блока памяти и к второй группе входов блока вывода данных на печать, третья группа входов которого соединена с выходами элементов ИЛИ первой группы, входы которых соединены соответственно с выходами элементов И первой и второй групп, входы сумматора соединены соответственно с выходами третьего и четвертого блоков памяти, информационные выходы сумматора соединены соответственно с первы« ми входами элементов ИЛИ второй группы ми входами элементов ИЛИ второй и треть| ей групп, вторые входы элементов ИЛИ второй группы являются третьей группой информационных входов устройства, вторые входы элементов ИЛИ третьей группы являются четвертой группой информа» ционных входов устройства, информационные входы третьего блока памяти соединены соответственно с выходами алемен тов ИЛИ второй группы, вход записи подключен к выходу первого алемента задержки, информационные входы четвертого блока памяти соединены соответственно с выходами алементов ИЛИ третьей груп Источники инфорчапии, принятые во внимание при экспертизе

9 10ОШ 10 пы, вход эаписи подключен к выходу вто- 1. Патент CIA ¹ 346212, рого элемента эадеркки. кл. G 06 F 15/46, опублик. 1976.

2. Авторское свидетельство ОССР № 648975, кл. G 06 F 7/00, 1977

s (прототип).

1001112

ff

13

/0

Ц

Составитель А. )Кернов

РедактоР H. Ста ишина ТехРед Ж,Кастелевич Корректор М, Шаро

Заказ 1 398/57 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, }K-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4