Множительно-делительное устройство

 

ОП ИС АНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советсиик

Социалистических

Республик (ll),l0031 l6 (6! ) Дополнительное к авт. свнд-ву (22) Заявлено 06.04.81 (2I ) 3271146/18-24 с присоединением заявки J% (23) Приоритет

Опубликовано 28.02.83. Бюллетень М 8

Дата опубликования описания 28.02а83 (5 l ) M. Кд.

G, 06 6 7/161 тввудвРстеет«аде кеи«тет

ССЕР ао де«аи «забрете«««

II етеумт«« (53) УДК 681. .335 (088.8) тй

1

Б. Милюков, Л. B. Лизина, А. В. тюрев,и„Д. Й. аРо1 т

1 4 ,;., ". и -* т .".

i э;- .. "

l (72) Авторы изобретения

О. (7l) Заявитель (54) МНОЖИТЕЛЬНО-ДЕЛИТЕЛЬНОЕ УСТРОЙСТВО l

Изобретение относится к электричес- . ким вычислительным устройствам, производящим умножение и деление сигнала постоянного тока и широтно-импульсных сигналов, и может быть использовано в аналоговых вычислительных машинах.

Известно множительно-делительное устройство, содержащее генератор тактовых импульсов, триггер, ключи, компаратор $1) .

Недостатком устройства является низкое быстродействие и невозможность работы с большим числом преобразуемых сигналов.

Наиболее близким к предлагаемому является множительно-делительное ус ройство, содержащее времяимпульсный множительно-делительный блок, формирователь импульсов, триггер 2 ) .

Известное устройство обладает низ.ким быстродействием и может работать только с двумя преобразующими сигналами.

Бель изобретения — повышение быстродействия и расширение области применения за счет умножения на тт и деления íà m широтно-импульсных сигналов, Поставленная цель достигается тем, 5 что в,множительно-делительное устройство, содержашее времяимпульсный множительно-делительный блок, формирователь импульсов, триггер, потенц альный вход времяимпульсного множительно-целительного блока является входом сигнала-сомножителя постоянного тока, вход формирователя импульсов является синхронизирующим входом устройства, выход формирователя импульсов соединен со счетным входом триггера, прямой выход которого подключен к первому коммутирующему входу времяимпульсного множительноделительного блока, введены инвертор, 20 переключатель, блок определения знака сигнала и соединенные последовательно тт -1 дополнительных времяимттульсных множительно-делительных блоков, причем выход времяимпульсного множительнэ55

3 10 деятельного блока соединен с потенциальным входом первого дополнительного времяимпульсного множительно-делительного блока, выход последнего дополнительного времяимпульсного множительно-делительного блока соедннен с входом инвертора и первым входом переключателя, второй вход которого соединен с выходом инвертора, выход переключателя является выходом устройства, 2п входов блока определения знака сигнала являются знаковыми входами устройства, выход блока определения знака сигнала подключен к управляющему входу переключателя, первые управляющие входы всех времяимпульсных множительноделительных блоков являются входами широтно-импульсных сигналов-делимых, вторые управляющие входы всех времяимпульсных множительн -делительных блоков являются входами широтно-импульсных сигналов-делителей, прямой выход триггера подключен к первым коммутирующим входам дополнительных времяимпульсных множительно-делительных блоков, инверсный выход триггера соединен с вторыми коммутирующими входами всех времяимпульсных множительно-делительных блоков.

Блок определения знака сигнала содержит 2 n — 1 соединенных последоваР тельно элементов И, первый и второй входы перво. о элемента И и вторые входы остальных элементов И являются соответствукицими входами блока определения знака сигнала, выходом которого является выход последнего элемента И„

Времяимпульсный множительно-делительный блок содержит соединенные последовательно первый ключ, первый масштабный резистор, второй и третий ключи, второй масштабный резистор, инвертируюший интегратор, четвертый ключ и третий масштабный резистор, а второй вывод первого масштабного резистора подключен к второму выводу третьего масштабного резистора, выход второго ключа через интегрирующий конденсатор соединен с шиной нулевого потенциала, вход первого ключа является потенциальным входом времяимпульсного множительно-делительного блока, выходом которого является выход инвер ирующего интегратора, управляющие входы второго и третьего ключей являются соответственно первым и вторым коммутирующими входами времяимпульсHoFo множительно целительного блока, управляющие входы первого и четвертсп о

0iii6 . 4 ключей являются соответственно первым и вторым управляющими входами времяимпульсного множительно-делительного блока.

На фиг. 1 изображена функциональная схема предлагаемого множительно-делительного устройства; на фиг. 2 — функциональная схема времяимпульсного мно« жительно-делительного блока; на фиг. 310 функциональная схема блока определения знака сигнала.

Устройство содержит времяимпульсные множительно-делительные блоки 1<, 1>, ... i инвертор 2, переключатель 3, форми1% рователь 4 импульсов, триггер 5, блок 6 определения знака сигнала, вход 7 сигнала-сомножителя постоянного тока, синхронизирующий вход 8, входы 9.„9, ...

Р

9 широтно-импульсных сигналов-делиец мых, входы 10.„102, ..., 10п широтно-импульсных сигналов-делителей, знаковые входы 11, 11, ..., 11,, выход 12 устройства, первый, второй, третий и четвертый ключи 13-16, первый, 25 второй и третий Масштабные резисторы

17-19, инвертируюший интегратор 20, .интегрирующий конденсатор 21, шину 22 нулевого потенциала, потенциальный вход

23, первый и второй коммутирующие входы 24 и 25, первый и второй управляющие входы 26 и 27, выход 28 врем яимпульсного множительно -делительного блока, элементы И 291, 292, 29д

29 (и „1, входы 301, 30>, ..., 302л . и выход 31 блока определения знака сигнала.

Множительно-делительное устройство работает следующим образом.

В первый период широтно-импульсного

1О сигнала, фиксируемый формирователем 4 импульсов и триггером, который поступает с синхронизируюшего входа 8 вторые ключи 14 всех времяимпульсных множительно-делительных блоков 11, 1 ...,, 1, замкнуты, а третьи ключи 15 разомкнуты. Поэтому выходные напряжения всех времяимпульсных множительно-делительных блоков 1„, 1>...., 1 не изменяются и остаются в первом периоде постоянными., В конце первого периода в момент размыкания вторых ключей 14 на интегрирующих конденсаторах 21 в

1 -ом врем яимпульсном множительно-делительном блоке формируется напряжение где U,U; . - потенциальные сигналы на входах и выходах время1001 импульсных множительноделительных блоков;

9 ; — импульсные сигналы на входах 9, импульсные сигналы на S

BxoJ1sx 10- 1

s=l,...n

)= 1,. rn.

В установившемся режиме напряжение, е определяемое по формуле (Х), равно нулю. Поэтому во втором периоде широтноимпульсного сигнала отклонение выходного напряжения времяимпульсного множительно-делительного блока 1- в конце

15 второго периода от его значения s конце первого периода широтно-импульсного сигнала равно:

I где t > — момент времени, соответствующий окончанию второго периода широтно-импульсного сигнала;

Tä — постоянная времени инвертирую щего интегратора 20; 2$

К. 8- величина сопротивления второго масштабного резистора 18; величина емкости интегрирующего конденсатора 21.

Таким образом, в установившемся режиме выходное напряжение любого времяимпульсного множительно-делительного блока постоянно, а пульсации отсутствуют. Отсутствие пульсаций на выходе каждого времяимпуль -.ного множительно35 делительного блока позволяет соединять их последовательно и получать в результате высокую точность выполнения операций умножения и деления сигнала постоянного тока на широтно-импульсные ао сигналы.

На выходе 12 множительно-делительюго устройства формируется сигнал и

П8; и„=и

2 где М пО - знак выходного напряжения. и

Знак выходного напряжения определяется переключателем 3. Формирование сигнала управления переключателем 3 производится блоком 6 определения зна. ка сигнала.

По сравнению с прототипом предла» гаемое множительно -делителыюе устрой55 ство характеризуется повышенным быстродействием и возможностью умножения и деления на большое число широтноимпульсных сигналов.

116 d

Формула изобретения

1. Множительно-делительное устройство содержащее времяимпульсный множию.тельно-делительный блок, формирователь импульсов, триггер, потенциальный вход времяимпульсного множительно-делитель ного блока является входом сигнала- сомножителя постоянного тока, вход формирователя импульсов является синхронизирующим входом устройства, выход формирователя импужсов соединен со счетным входом триггера, прямой выход которого подключен к первому коммутирующему входу времяимпульсного множительноделительного блока, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия и расширения области применения за счет умножения íà и и деления на m широтно-импульсных сигналов, в него введены инвертор, переключатель, блок определения знака сигнала и соеди- . ненные последовательно и -1 дополнительных времяимпульсных множительно-делительных блоков, причем выход основного врем яимпульсного множительно-делительного блока соединен с потенциальным входом первого дополнительного времяимпульсного множительно-делительного блока, выход последнего дополнительного времяимпульсного множительно-делительного блока соединен с входом инвертора и первым входом переключателя, второй вход которого соединен с выходом инвертора, выход переключателя является выходом устройства, 2п входов блока определения знака сигнала чвляются знаковыми входами устройства, выход блока определения знака сигнала подключен к управляющему входу переключателя, первые управляющие входы всех времяим-: пульсных множительно-делительных блоков являются входами широтно-импульсных сигналов-делимых, вторые управляющие входы всех времяимпульсных множительно-делительных блоков шляются вхсдами широтно-импульсных сигналов-делителей, прямой выход триггера подключен к первым коммутирующим входам дополнительных времяымпульсных множительноделительных блоков, инверсный выход триггера соединен с вторыми коммутирующими входами всех времяимпульсных множительно-делительных блоков.

2. Устройство по и. 1, о т л и ч а ющ е е с я тем, что блок определения знака сигнала содержит 2п -1 соединенных последовательно элементов И, первый и второй входы первого элемента И и

7 1001 вторые входы остальных элементов И яв- ляются соответствующими входами блока определения знака сигнала, выходом которого является выход последнего элемента И. 5

3. Множительно-делительное устройст.во по и. 1, о т л и ч а ю ш е е с я тем, что времяимпульсный множительноделительный блок содержит соединенные последовательно первый ключ, первый масштабный резистор, второй и третий ключи, второй масштабный резистор, инвертируюший интегратор, четвертый ключ и третий масштабный резистор, а второй вывод первого масштабного резистора подключен к второму выводу третьего масштабного резистора, выход второго ключа через интегрирующий конденсатор соединен с шиной нулевого потенциала, вход первого ключа является потенциаль- 26

116

8 ным входом времяимпульсного множительно-делительного блока, выходом которого является выход инвертируюшего интегратора, управляющие входы второго и третьего ключей являются соответственно первым и вторым коммутирующими входами времяимпульсного множительно-делительного блока, управляющие входы первого и четвертого ключей являются соответственно первым и вторым управляющими входами времяимпульсного множительно-делительного блока.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 409234, кл.С 06С(7/16, 1970.

2.. Карпов P. Г. и др. Преобразование и математическая обработка широтноимпульсных сигналов. Машиностроение, 1977, с. 128-130, рис. 93 (прототип).

1001116

27

13

ЯУ фу у)

f0 f 30 Z

Фиг. 3

Срставиеель О. Отраднов

Редактор Н. Сташишина ТехредЖ.КастелевичКорректор О. Билак

Заказ 1398/57 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по дейл изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4