Мажоритарно-резервированное устройство

Авторы патента:

H03K19/23H05K10 - Логические схемы, т.е. устройства, имеющие не менее двух входов, работающих на один выход (схемы для компьютерных систем, использующих нечеткую логику G06N 7/02); инверторные схемы

G06F11/18 - с использованием пассивного маскирования сбоев, например с помощью расчетверения или мажоритарных решающих схем

О П И С А Н И Е ()1001478

ИЗОБРЕТЕН ИЯ

Союз Советскик

Социалистическик

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6I ) Дополнительное к авт. сеид-вувЂ” (22)Заявлено 25.09.81 (21) 3340291/18-24 (S1)< Кд. с присоединением заявки ¹â€”

Н 03 К 19/23

Н 05 К 10/00

0 .06 F 11/18 (23) ПриоритетвЂ”

Гасударственный квинтет

СССР

Опубликовано 28.02 .83.Бюллетень № 8 ле делам нтабретеннй и втнрытнй (53) УДК621 ° 374. .3(088.8}

Дата опубликования описания 28.02.83 (72) Авторы изобретения а

А.В.Андреев, В.А.Поротов и А.К.Смирнова. :

i (71) Заявитель (54) МАЖОРИТАРНО-РЕЗЕРВИРОВАННОЕ УСТРОЙСТВО

Изобретение относится к цифровой технике и может быть использовано в устройствах дискретной автоматики и вычислительной технике повышенной надежности, например в пересчетных устройствах с коррекцией результатов счета.

Известно мажоритарно-резервированное устройство, содержащее резервированные логические блоки для обработки 10 цифровой информации и соединенные с ними мажоритарные элементы для восстановления достоверной информации (1 j ..

Однако устройство обладает, вопервых, недостаточной надежностью, 15 посколь:;у для искажения выходной информации достаточно сбоя одноименных разрядов двух каналов, возникших в любое время в течение цикла работы устройства даже в различных тактах и, во-вторых, большим числом мажоритарных элементов (по числу двоичных разрядов в слове выходной информации), и, соответственно, большим числом мажоритарных связей на входах мажори" тарных элементов.

Известно мажоритарно-резервированное устройство, содержащее канальные накопители выходной информации (например счетчики), мажоритарные элементы поразрядного голосования, подключенные к соответствующим их выходам, и буферный регистр, входы параллель" ной записи которого через управляемые вентили соединены с выходами соответствующих мажоритарных элементов, выходы регистра поразрядно соединены с входами параллельной записи (предуста. новки) накопителей информации $2)

В устройстве в буферном регистре (в течение почти всего цикла работы устройства) хранится достоверная ин- формация, восстановленная поразрядно мажоритарными элементами. Каждый такт

1 перед поступлением очередного синхроимпульса происходит перезапись

3 100147 восстановленной информации из буферно.

ro регистра в накопитель. На время ,перезаписи входы буферного регистра с помощью управляемых вентилей отключаются от выходов соответствующих мажо ритарных элементов. При этом обеспечивается потактная коррекция содержимого накопителей информации и практически все сбои, возникшие за время последнего такта, устраняются. Не 1О устраненные остаются сбои одноименных разрядов двух накопителей, происшедших за время одного и того же такта. Однако вероятность такого совпадения крайне мала. 15

Недостатком устройства является

I большое количество мажоритарных элементов и линий междуканальной связи (rio числу разрядов накопителей информации, т.е. сметчиков).

llo первому же синхроимпульсу на входе 3 информация из накопителей

5-1 - 5-3 параллельным кодам переносится в буферные регистры 6-1 - 6-3 после чего на входе 4 устанавливается потенциал логический "0", запрещающий дальнейшую параллельную запись в буферные регистры 6-1 - 6-3, и разрешающий последовательную запись в них.

Цель изобретения - упрощение устройства.

Для достижения поставленной цели мажоритарно-резервированное устройство, содержащее накопители информации, вход синхронизации и вход разрешения параллельной записи каждого из которых соединен соответственно с тактовым входом и входом разрешения параллельной перезаписи устройства, буферный регистр и мажоритарный элемент, содержит дополнительные буферные регистры, выходы которых подключены поразрядно к входам параллельной записи соответствующих накопителей ин-. формации, входы параллельной записи всех буферных регистров соединены поразрядно с выходами соответствующих накопителей информации, выходы стар40 ших разрядов - с входами мажоритарного элемента, выход которого соединен с входами последовательной записи буферных регистров, а вход синхронизации и вход выбора вида записи каждого буферного регистра соединены

45 соответственно с входом синхронизации и входом управления перезаписью устройства.

На фиг.l приведена функциональная схема мажоритарно-резервированного устройства; на фиг.2 - временные диаграммы работы.

Мажоритарно-резервированное устройство содержит тактовый вход 1, вход 2 разрешения параллельной перезаписи, вход 3 синхронизации, вход 4 управления перезаписью, накопители информации, например, счетчики 5- 1

8 4

5-3, буферные регистры 6-1 - 6-3, мажоритарный элемент 7.

Тактовый вход устройства 1 соединен с синхровходами накопителей информации 5-1 - 5-3, вход 2 разрешения параллельной перезаписи соединен с входами разряжения параллельной записи накопителей информации, вход 3 синхронизации соединен с синхровходами буферных регистров 6-1 - 6-3, вход

4 управления перезаписью соединен с входами выбора вида записи буферных регистров 6-1 вЂ” 6-3, выходы накопителей информации 5-1 - 5-3 поразрядно соединены с входами 6-1 - 6-3 параллельной записи соответствующих буферных регистров, выходы которых поразрядно соединены с входами параллельной записи соответствующих накопителей информации, выходы старших разрядов буферных .регистров, кроме того, соединены с входами мажоритарного элемента, выход которого, в свою очередь .соединен с входами последовательйой - записи буферных регистров, входы устройства 1-4, а также мажоритарный элемент 7 для обеспечения повышенной надежности и конструктивной идентичности каналов могут быть выполнены поканально.

8ременные диаграммы для U;U показывают последовательности сигналов на соответствующих входах устройства 1-4.

Мажоритарно-резервированное устройство работаег следующим образом.

По прохождении очередного тактового импульса на вход 1 .устройства, в накопителях информации 5-1 - 5-3 формируется очередное кодовое слово.

11ри этом на входе 4 устанавливается потенциал логической "l разрешающий параллельную запись в буферные регистры 6-1 - 6-3, а на вход 3 начинают поступать синхроимпульсы, тактирующие работу буферных регистров

6-1 - 6"3.

5 1001

Последующие синхроимпульсы с входа 3 устройства, число которых должно быть равно числу разрядов накопителей 5-1-5-3. информации, обеспечивают сдвиг информации по кольцу, вклю-s чающему в себя буферные регистры

6-1 - 6-3 и мажоритарный элемент 7.

После прохождения последнего синхроимпульса с входа 3 на регистры 6-1

6-3, в них оказывается перезаписанной информация, извлеченная из накопителей 5-1 -5-3 и восстановленная

"по большинству" в мажорйтарном элементе 7. Цикл восстановления информации завершает импульс, поступающий на вход 2 устройства, и обеспечивающий перезапись восстановленной информации,из буферных регистров

6-1 вЂ” 6-3 в накопители 5-1 - 5-3 информации. Считывание выходной информации с устройства может выполняться . с накопителей 5-1 вЂ” 5-3 или с буферных регистров 6-1 вЂ” 6-3. В последнем случае считывание должно быть запрещено на время цикла перезаписи инфор->5 мации, в регистрах, т.е. от второго до последнего импульса на входе 3 устройства.

Применение предлагаемого мажоритарно-резервированного устройства ЗО обеспечивает при надежности не хуже, чем у прототипа, уменьшение как аппаратурного состава (числа корпусов микросхем), так и числа связей между каналами устройства. 35

Увеличение аппаратурного состава устройства на 2 регистра (для развитых серий ИМс, например, 564-1/8 корпуса на разряд) окупается устранением и-1 (n - число разрядов) мажори- 40 тарных элементов (1/3 корпуса на разряд для случая узлового резервирования). Выигрыш получается еще более

478 6 существенным в случае сетевого резервирования с трехканальными мажоритарными элементами (корпус на разряд), а также при использовании для обеспечения контролепригодности устройства управляемых мажоритарных weментов (до 2 корпусов на разряд). формула изобретения

Мажоритарно-резервированное устройство, содержащее накопители информации, влод синхронизации и вход разрешения параллельной записи каждого из которых соединен соответственно с тактовым входом и входом разрешения параллельной перезаписи устройства, буферный регистр и мажоритарный элемент, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит дополнительные буферные регистры, выходы которых подключены поразрядно к входам параллельной записи соответствующих накопителей информации, входы параллельной записи всех буферных регистров соединены поразрядно с выходами соответствующих накопителей информации, выходы старших разрядов - с входами мажоритарного элемента выход которого соединен с входами последовательной записи буферных регистров, а вход синхронизации и вход выбора вида записи каждого буфер-. ного регистра соединены соответственно с входом синхронизации и входом управления перезаписью устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

N 566247, кл. G 06 F 11/00, 1975.

2. Авторское свидетельство СССР

N 508937, кл. Н 03 K 21-30, 1975 (прототип).

1001478

Составитель В.Максимов

Техред А.дч Корректор С.Шекмар

Редактор Е.Лушникова

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 1445/75 Тираж 934 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий