Устройство для контроля качества частотно-модулированных сигналов с саморегулируемыми пороговыми величинами

 

(72) Автор изобретения

В. А. Филиппов (7l ) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КАЧЕСТВА ЧАСТОТНΠ— МОДУЛИРОВАННЫХ

СИГНАЛОВ С САМОРЕГУЛИРУЕМЫМИ ПОРОГОВЫМИ

ВЕЛИЧИНАМИ

Изобретение относится к технике передачи, )данных по каналам связи и может использоваться в устройствах преобразования сигналов с частотной модуляцией.

Известно устройство для контроля качества частотно-модулированных сигналов с саморегулируемыми пороговыми величинами, содержащее первый усилитель, выход которого соединен с входами двух каналов обработки сигналов, каждый из которых состоит иэ по10 следовательно соединенных ограничителя, первого накопителя сигнала, первого переключателя, второго накопителя сигнала и компаратора, вторые входы и выходы которых соединены соответственно с выходом первого усили15 теля и входами первого элемента ИЛИ, выход которого соединен с входом второго усилителя и входом формирователя импульсов индикации помех, выход которого соединен с первыми входами цифро-аналогового преобразователя, счетчика числа индикации помех и второго переключателя, второй вход и выход которого соединен с первыми входами второго и третьего элементов ИЛИ и вторым входом второго элемента ИЛИ, выход которого соединен с входом блока управления, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго переключателя, и с вторыми входами первых накопителей сигнала, причем выход пифроаналогового преобразователя через третий элемент ИЛИ соединен с вторым входом счетчика числа индикации помех (1).

Однако известное устройство имеет низкую точность контроля.

Цель изобретения — повышение точности контроля.

Указанная цель достигается тем, что в устройство для контроля качества частотномодулированных сигналов с саморегулируемыми пороговыми величинами введены первый и второй блоки сравнения, двоичный счетчик, первый и второй регистры, пятый элемент ИЛИ, три элемента И, при этом первый н второй выходы счетчика числа индикации помех соединены соответственно с первыми входами первого и второго блоков сравненпя и первым

65 4

3 10033 входом пятого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго регистра и первым входом первого регистра, второй вход и выходы которого соединены соответственно с выходом цифроаналогового преобразователя, с вторым входом цифроаналогового преобразователя и вторым входом первого блока сравне ия, первый и второй выходы которого соединены а ответственно с вторым входом 10 второго переключателя и объединенными первыми входами первого, второго и третьего элементов И, выход и второй вход которого

1 соединены соответственно с входом второго регистра и первым выходом второго блока сравнения, второй выход которого через второй элемент И соединен с третьим входом третьего э-,емента ИЛИ, причем первый выход первого блока сравнения соединен с входом двоичного счетчика, второй вход и э0 выход которого соединены соответственно с выходом и вторым входом первого элемента

И, выход которого соединен с вторыми входами вторых накопителей сигнала.

На чертеже представлена структурная электрическая схема предлагаемого устройства.

Устройство содержит первый усилитель 1, два канала 2 и 3 обработки сигналов, каждый из которых состоит из ограничителя 4, первого накопителя 5 сигнала, первого переключателя 6, второго накопителя 7 сигнала и компаратора 8, формирователь 9 импульсов индикации помех, второй переключатель 10, первый элемент ИЛИ 11, второй элемент ИЛИ 12, блок 13 управления, счетчик 14 числа индикации помех, первый блок 15 сравнения, дво35 ичный счетчик 16, первый, второй и третий элементы И 17 — 19 соответственно, цифроаналоговый преобразователь 20, третий, четвертый и пятый элементы ИЛИ 21 — 23 соответ40 ственно, второй блок 24 сравнения, первый и второй регистры 25 и 26 соответственно, второй усилитель 27.

Устройство работает следующим образом.

Напряжения частотных дискриминаторов мо45 дема подаются на входы устроиства и суммируются. в первом усилителе 1, суммарное напряжение подается на входы ограничителя 4 обоих каналов 2 и 3, где делится на положительную и отрицательную части (последующие режимы работ будут описаны лишь для положительной части, так как часть для отрицательного порога совершенно идентична за исключением того, что должна быть учтена отрицательная полярность). Пиковое значение напряжения, появляющееся в определенный интервал времени, накапливается в первом накопителе 5. Содержимое первого накопителя 5 подается во второй накопитель 7 через первый переключатель 6 как пороговое значение напряжения. После этой операции первый накопитель

5 освобождается. Решение о том, имеет лн место помеха (сомнительный сигнал) или нет, . принимается компаратором 8. На входы компаратора 8 подается пороговое значение напряжения из второго накопителя 7 и суммарное напряжение из первого усилителя 1. Выходы компараторов 8 соединены с входом первого элемента ИЛИ 11, сигнал на выходе которого, усиленный вторым усилителем 27, используется для индикации помех и выдачи сигналов о сомни|ельном элементе последовательности импульсов в устройство защиты от ошибок (УЗО), где осуществляется решение о приеме или стирании каждого блока (массива) данных, Для индикации помех неважно, какой порог оказывается повышенным.

Для того, чтобы искажения значения суммарного напряжения не накапливались в качестве порогов, индикации помехи используются для удержания первых переключателей 6 в разомкнутом состоянии н для освобождения первых накопителей 5. Это достигается посредством схемы обратной связи, состоящей из формиро. вателя 9, второго переключателя 10, блока 13 управления, второго и четвертого элемента

ИЛИ 12 и 22, Формирователь 9 формирует импульсы определенной длительности (например, равной длине защищаемого массива данных). Индикации помех, появляющиеся в течение длительности этого импульса, не влияют на формирователь 9, который предотвращает накопление искаженного значения напряжения во вторых накопителях 7 путем немедленного размыкания первых переключателей 6 через второй элемент ИЛИ 12 и освобождает первые накопители 5 сигнала путем синхронизации блока 13,управления через четвертый элемент ИЛИ 22. При этом режиме работы второй переключатель 10 постоянно замкнут.

Индикации помех из формирователя 9 поступают также на счетчик 14, а первый импульс последовательности индикаций помех одновременно подается на цифро-аналоговый преобразователь (ЦАП) 20, куда также подается из первого регистра 25 соответствующее число, которое в период начального вклю. чения устройства пересылается через пятый элемент ИЛИ 23 из второго регистра 26. На выходе ЦАП 20 формируется импульс, длительность которого пропорциональна величине среднего значения порога числа индикаций. В течение длительности этого импульса в счетчике 14 осуществляется накопление индикаций помех. По окончании этого импульса сигналом с выхода ЦАП 20 через третий элемент ИЛИ накопленное число индикаций (йт ) из счетчика 14 передается в первый

5 10033 блок 15 сравнения и второй блок 24 сравнения, куда же считывается величина порога числа индикаций (Nn ) из первого регистра 25.

Далее возможны следующие случаи работы в зависимости от соотношения Nt u Nn h S двух следующих друг за другом периодах импульса на выходе ЦАП 20: а) 1 период Nt > Nn

11 период Nt > Nn

В конце 1-го периода с первого выхода блока 15 сравнения выдается "Корректирующий импульс", который размыкает второй переключатель 10, производит через второй элемент ИЛИ 12 перерегулировку на новые пороги блока 13 управления, освобождает счетчик 14 через третий элемент ИЛИ 21, пересылая число индикаций через, пятый элемент ИЛИ 23 в первый регистр 25, и устанавливает в положение "Г двоичный счетчик 16. 20

В конце 11-го периода вся указанная выше процедура повторяется за исключением того, что двоичный счетчик остается в положении "1."

Корректирование пороговых величин производится так же,.как описано выше, но при других парамеТрах выходных импульсов блока 13 управления. б) 1 период Nt > Nn . II период Nt < Nn

В конце первого периода процедура выпол- ЗФ няется как и ранее при йт >. N„.

В конце второго периода с второго выхода первого блока 15 сравнения выдается сигнал, . йоступающий на второй вход первого элемента

И 17, с выхода которого в этом случае снима ется сигнал, ко орый освобождает вторые накопители 7 и переводит в состояние "О" двоичный счетчик 16. Тот же .сигнал с второго выхода первого блока сравнения подается на вторые входы соответствующих элементов И одновременно, если Nt > О, с первого выхода второго блока сравнения подается сигнал на второй вход второго элемента И 18, сигналом с выхода которого через третий элемент ИЛИ 21 считывается из счетчика 14 текущее число индикаций, поступающее через пятый элемент ИЛИ 23 в первый регистр 25.

Если же Nt О, то с второго выхода второго блока 24 сравнения поступает сигнал на второй вход третьего элемента И 19, с выхода которого среднее значение порога числа индикаций помех из второго регистра 26 через пятый элВмент ИЛИ 23 подается в первый регистр 25. в) 1 период Nt < Nn

И период йт < 1ч„

В конце 1-го и II-го периодов процедура выполняется как и ранее при Nt < Nn sa исключением того, что сигнал на выходе первого элемента И 17 не вырабатывается, вторые накопители 7 не освобождаются, и двоичный счетчик остается в состоянии "О".

r) 1 период Nt < Nn

II период Nt > Nn

В конце 1-го периода процедура выполняется как и ранее при Nt < Nn.

В конце 11-го периода процедура выполняется как в пункте a) при Nt > N„. Величина среднего значения порога числа индикаций помех определяется таким образом, чтобы пропорциональная ему длительность импульса, вырабатываемого цифроаналоговым.преобразователем, была достаточно большой по отношению к максимально возможной длине пачек ошибок для данного типа каналов связи.

Таким образом, введенные блоки обеспечивают как увеличение, так и уменьшение пороговых величин устройства, изменение порога числа индикаций помех и соответствующее изменение величины интервала времени, в течение которого накапливаются индикации помех, в зависимости от уровня внешних помех и изменений, вызываемых системой связи (аппаратурой), что влечет эа собой уменьшение частости ложных стирани8 и ложных приемов. Как показывает анализ, по отношению к известному устройству выигрыш составляет

I,5 — 2 порядка, а по отношению к детектору с фиксированными порогами выигрыш составляет 0,5 — 1 порядок, в зависимости от длины блоков п, по которым принимается в УЗО решение о их приеме или стирании.

Формула изобретения

Устройство для контроля качества частотно- . модулированных сигналов с саморегулируемыми пороговыми величинами, содержащее первый усилитель, выход которого соединен с входами двух каналов обработки сигналов, каждый ,из которых состоит иэ последовательно соедипенных ограничителя, первого накопителя сигнала, первого переключателя, второго накопителя сигнала и компаратора, вторые входы и выходы которых соединены соответственно с выходом. первого усилителя и входами первого элемента ИЛИ, выход которого соединен с входом второго усилителя и входом формирователя импульсов индикации помех, выход которого соединен с первыми входами цифроаналогового преобразователя, счетчика числа индикации помех и второго переключателя, второй вход и выход которого соединен с первыми входами второго и третьего элементов

ИЛИ и вторым входом второго элемента ИЛИ, выход которого соединен с входом блока уп1003365 равления, выход которого соединен с первым входом четвертого элемента ИЛИ, второй вход которого соединен с выходом второго переключателя, и с вторыми входами первых накопителей сигнала, причем выход цифроанало- 5 гового преобразователя через третий элемент

ИЛИ соединен с вторым входом счетчика числа индикации помех, о т л и ч а ю щ ее с я тем, что, с целью повышения точности контроля, в него введены первый и второй 10 блоки сравнения, двоичный счетчик, первый и второй регистры, пятый элемент ИЛИ, три элемента И, при этом первый и второй выходы счетчика числа индикации помех соединены соответственно с первыми входами пер- 15 вого и второго блоков сравнения и первым входом пятого элемента ИЛИ, второй вход и выход которого соединены соответственно с выходом второго регистра и первым входом первого регистра, второй вход и выходы ко- щ торого соединены соответственно с выходом цифроаналогового преобразователя, с вторым входом цифроаналогового преобразователя и вторым входом первого блока сравнения, первый и второй выходы которого соединены соответственно с вторым входом второго переключателя и объединенными первыми входами первого, второго и третьего элементов И, выход и второй вход которого соединены соответственно с входом второго регистра и первым выходом второго блока сравнения, второй выход которого через второй элемент

И соединен с третьим входом третьего элес мента ИЛИ, причем первый выход первого блока сравнения соединен с входом двоичного счетчика, второй вход и выход которого соединены соответственно с выходом и вторым входом первого элемента И, выход которого соединен с вторыми входами вторых накопителей сигнала.

Источники информации, принятые во внимание при экспертизе

1. "Способы защиты от ошибки в аппаратуре передачи данных" Спец, исследов. комитета А — Вклад. N 71, AEG Телефункен. Переводы документов ИССМККТТ, Ленинград, 1972.

1003365

Составитель Е. Голуб

Техред М.Тенер

Корректор E. Рошко

Редактор С. Крупенина

Тираж 675

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж вЂ” 35, Раушская наб., д. 4/5

Заказ 1591/46

Подписное

Филиал. ППП "Патент", г. Ужгород, ул . Проектная, 4