Микропрограммное устройство управления

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскик

Социалистических

Республик (а!005048 (61) Дополнительное к авт. свид-ву (22) Заявлено, 25 ° 11 ° 81 (2! ) 3319266/18-24

Р М g+ з

G 06 F 9/22 с присоединением заявки №

Государственный комитет

СССР но делам изобретений н открытий (23) Приоритет (j3) УДК681 ° 325 (088.8) Опубликовано 150383. Бюллетень ¹ 10

Дата опубликования описания 150383

1"- il

М.A.éõìåäîâ, Ш.Д.Ибрагимли и Ф.В.Му тдфае4

E „Ë р

-Ф" ь !

Азербайджанский институт нефти и химии им, М.Азизбекова (72) Авторы изобретения (71) Заявитель (54) МИКРОПРОГРАММНОЕ УСТРОИСТВО УПРАВЛЕНИЯ

Изобретение относится к вычислительной технике и может быть использовано для управления работой ЦВМ, а также в оконечной аппаратуре автоматизированных систем управления тех-, нологическими процессами (АСУ ТП).

Известно микропрограммное устройство управления (МПУУ), в котором-микрокоманды запоминаются в постоянной памяти (применяется кодированная организация управляющего слова). Управляющее поле микрокоманды дешифрируется и управляет схемами передачи дан-. ных,а адреса переходов в зависимости от .микропрограммы управляют переходами для выполнения следующей микроког.. манды (1) .

Недостаток известного устройства состоит в том, что оно требует запоминающего устройства большой разрядности для хранения микрокоманды и наличия дополнительной аппаратуры" декодирования микрокоманд, что усложняет устройство в целом.

Наиболее близким к предлагаемому является МПУУ, в котором эа счет введения многоступенчатого дешифратора микрокоманд и групп элементов И, ИЛИ повышается гибкость кодирования информации в управляющем поле и умень« 2 шается разрядность регистра микроко" манды, а также накопителя, Сущность микропрограммного управления заключается в следующем, Каждое операционное поле микрокоманды, считанной из памяти в зависимости от комбинаций сигналов с выходов групп элементов ИЛИ и многоступенчатого дешифратора, может участво" вать в Формировании не одного, а нес.кольких управляющих сигналов, что позволяет уменьшить разрядность регистра микрокоманды и накопитепя.

Это МПУУ включает в себя регистр адреса микрокоманд, дешифратор адре" са микрокоманд, накопитель микрокоманд, регистр микрокоманд, многоступенчатый дешифратор микрокоманд, группы элементов И и группы элементов

ИЛИ (2) .

Укаэанное устройство требует большой объем аппаратуры и ограниченный набор микроопераций, определяемый разрядностью накопителя и количеством групп элементов ИЛИ. При необходимости глубины микропрогравееирования требуется увеличение количества микроопераций, что влечет эа собой возрастание объема аппаратуры.

1005048

Цель изобретения — сокращение оборудования аппаратуры.

Поставленная цель достигается тем,. что устройсТво, содержащее регистр адреса, дешифратор адреса, вход которого соединен с выходом регистра адреса, группу элементов И, выход которой подключен к выходу микроопераций устройства, содержит .коммутаторы адреса и микроопераций, две руппы элементов ИЛИ и селектор ад- (P реса, причем выход дешифратора адреса подключен к информационным входам коммутаторов адреса и микроопераций, управляющие входы которых соединены c входом начальной установки устрой- 15 ства и с управляющим входом регистра адреса, информационный вход которого подключен к выходу селектора адреса, первый информационньй вход которого подключен к адресному входу 2О устройства, второй информационный вход — к выходам элементов ИЛИ первой группы, входы которых подключены к выходу коммутатора адреса, управляющий ьход селектора адреса под- 25 ключен к входу разрешения записи устройства и к первым входам элементов

И группЫ, вторые входы которых подключены к выходам элементов ИЛИ второй группы, входы которых соединены с выходом коммутатора микроопераций.

На чертеже показана блок-схема предлагаемого устройства.

Устройство содержит селектор 1 ад. реса, регистр 2 адреса, дешифратор 3 адреса, коммутатор 4 адреса, коммута-З тор 5 микроопераций, группу элементов ИЛИ б для адресной шины перехода, группу элементов ИЛИ 7, группу элементов И 8, вход 9 разрешения устройства, вход 10 начальной установки 40 устройства.

Селектор 1 адреса выбирает .следующую микрокоманду либо по адресу, поступающему от входа устройства, либо по адресу, поступающему от адресной 45 шины перехода.

Регистр 2 адреса принимает код операций с выхода селектора 1 адреса, запоминает до конца выбора и выполнения микрокоманды. Входы регист- gp ра адреса соединены с выходами селектора 1 адреса и шиной 10 начальной установки, дешифратор 3 адреса в соответствии с кодом операции, поступающим от регистра 2, выбирает нужную микроко" манду. Входы дешифратора соединены с выходами регистра 2, а выходы— с соответствующими входами коммутаторов 4 и 5.

Коммутаторы 4 и 5 в зависимости 6О от сигнала, поступающего от дешифратора 3 адреса, через группы элементов ИЛИ б,и 7 возбуждают выбранные шиныг адресные и микроопераций. Цругие входы коммутаторов 4 и 5 соедине-65 ны с входом 10 начальной установки, а выходы — соответственно с входами групп элементов ИЛИ б и 7.

Группы элементов ИЛИ б и 7 соответственно выбирают шины: адресные и микроопераций., Выходы группы элементов ИЛИ б соединены с входами селектора 1 адреса, а выходы группы элементов ИЛИ 7 — с входами групп элементов И 8.

Группа элементов И 8 клапанирует те микрооперации, которые выбираютфя микрокомандой через группы элементов ИЛИ 7. Первые входы группы элементов И S соединены с соответствующими выходами группы элементов

ИЛИ 7.

Вторые входы группы элементов

И 8 соединены с входом 9 разрешения записи для предотвращения появления ложной информации на выходе устройства во время записи адреса микроко:манд за счет переходных процессбв.

Выход каждого элемента группы элементов И 8 соответствует одной микрооперации и является выходом МПУУ.

Сигнал по входу 9 разрешения записи записывает адрес следующей микрокоманды либо от кодовых шин адреса (КША), если до этого поступил сигнал по входу 10, либо от выходов группы элементов ИЛИ б. По этому сигналу также через группы элементов И 8 запрещается появление ложной информации на выходе МПУУ при переходных процессах во время действия сигнала.

Сигнал по входам начальной установки подготавливает регистр 2 адреса для работы по адресу, поступающему от КША. При этом через коммутаторы 4 и 5 также запрещается появление ложной информации на выходе МПУУ при переходных процессах во время действия сигнала.

Устройство работает следующим образом.

Сигнал по входу 10 подготавливает

ХПУУ к работе. Эатем по сигналу Разрешение записи по входу 9 начальный адрес микрокоманды по КША через селектор 1 адреса записывается в регистр 2 адреса. По записанному адресу через дешифратор 3 адреса выбирается одна иэ и микрокоманд, реализованных при помощи коммутаторов

4 и 5 (количество коммутирующих элементов соответствует количеству микроопераций выбранной микрокоманды).

На выходе групп элементов ИЛИ б и 7 возбуждаются управляющие сигналы именно тех микроопераций и адресных шин, которыми располагает выбранная микрокоманда. Выходы группы элементов ИЛИ 7 клапанируются через группы элементов И 8 к выходу МПУУ (как видно иэ схемы, по инверсным входам группы элементов И 8 разрешающий сигнал поступает на все группы этих эле1005048 команд. Количество мнкроопераций в одной микрокоманде в среднем составляет не более 50% общего количества всех микроопераций.

В этом же случае при одном и том, же количестве регистров адреса, дешифраторов адреса и групп элементов

И.на выходе МПУУ для реализации микрокоманд требуется в среднем ВО переключателей (20 корпусов К 176 KT 1 и два корпуса К 176 ЛЕ 5 для коммутатора адреса), т.е. примерно столько же корпусов, которые применяются в прототипе. цля декодирования микроопераций (18 корпусов), при сокращении

8-адресного-накопителя с ll-разрядными ячейками и ll-разрядного регистра микрокоманд. Кроме того, в отличие от прототипа, где количество микроопераций ограничивается разрядностью накопителя и для увеличения глубины мнкропрограммирования требуется ввод нового накопителя и дешифратора для декодирования микроопераций, в данном случае при малых аппаратных средствах можно увеличить глубину микропрограммирования, так как для этого требуется ввод шины новоЦ микрооперации и подключение к ней выхо- дов тех переключателей, которые вве-: дены для новой микрооперации. ментов, однако возбуждаются те элементы, которые выбраны текущей микрокомандой) . После выполнения выбранной микрокоманды следующая выбирается либо по адресу, поступакицему с выхода группы элементов ИЛИ 6 (если до появления сигнала разрешение записи .отсутствовал сигнал по входу 10), либо от адресного входа (если до сигнала по входу 9 поступил сигнал по входу 10). Данный процесс повторяется аналогичным образом в соответствии с новой командой, TIoc» ,тупающей на вход МПУУ.

Применение предложенного устройства микропрограммного управления по 15 сравнению с прототипом позволяет исключить многоразрядный накопитель, регистр микрокоманд, многоступенчатый дешифратор и группу элементов

ИЛИ, что обеспечивает значительное . 20 сокращение оборудования и позволяет увеличить глубину микропрограммирования при малых аппаратных средствах.

Допустим, требуются МПУУ, имеющие- 25

8 микрокоманд и 19 разновидностей микрооперацнй.

Для сравнения прототип н предложенное устройство построеНы на базе ИМС серии К 176.

Для создания такого МПУУ по структуре прототипа потребуются примерно следующие элементы: 1 3-разрядный Информаци JJnpaa - Еыход Состояние регистр. адреса, 1 дешифратор адреса. ляющий на 8 выходов, 1 8-адресный накопи- вход тель с 11-разрядными ячейками, 1

11-разрядный регистр микрокоманд, 19 элементов ИЛИ для выбора микроопераций (7 корпусов к 176 ЛЕ 10) в .соответствии с выходами дешнфратора, 21 элемент И (5 корпусов К 176 JIA 7) 40 и 21 элемент ИЛИ (2 корпуса К 176 ЛЕ

10 и 4 корпуса К 176 ЛЕ 5) для Э-сту.- Обрыв Обрыв пенчатого дешифратора и 19 элементов !

И (5 корпусов К 176 ЛА 7) на выходе ИПУУ. 45

При определении количества элемен- СостоЯние не опРеделено. тов,которые потребуется в предлагаемом МПУУ, надо учитывать, что логическую функцию, выполняемую группами элементов ИЛИ и коммутаторов 4 50 и 5 для реализации микрокоманды, можно выполнить серийно выпускаемыми переключателями типа К 17б КТ1, К 559

ИП 1 Пр К 589 AO 26 и др. Отличительной особенностью такого типа ключей является то, что их выходы имеют три состояния: Лог.l, Лог,О и Обрыв . Таблица истинности перечисленных состояний показана в таблице.

Состояние Обрыв отличает эти переключатели от существующих логических микросхем (например, от схемы И), благодаря этому становится еозможным объединение s одной шине одноименных микроопераций всех микро -65 31or.1

0 Лог,О

Формула изобретения

Микропрограммное ус тройство управления, содержащее регистр адреса, дешифратор адреса, вход которого соединен с выходом регистра адреса, группу элементов И, выход которой подключен к выходу микроопераций устройства, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудований, оно содержит коммутаторы адреса и микроопераций, две группы элементов ИЛИ и селектор адреса, причем выход дешйфратора адреса подключен к информационным входам коммутаторов адреса и микроопераций, управляющие входы хоторых соединены с входом начальной установки устройства и с управляющим

1005048

Составитель Л.Логачева

Редактор Л,Алексеенко Техред E.Õàðèòîí÷èê Корректор М.Демчик

Эакаэ 1900/64 Тираж 704 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 3-35, Раушская наб., д. 4/5

Филиал ППП Патент, r.Óæãîðîä, ул.Проектная, 4 входом регистра адреса, информационный вход которого подключен к выходу селектора адреса, первый информационный вход которого подключен к адрес ному входу устройства, второй информационный Мод — к выходам элементов

ИЛИ первой группы, входы которых под ключены к выходу коммутатора адреса, управляющий вход селектора адреса подключен к входу разрешения записи устройства и к первым входам элемен- 10 тов И группы, вторые входы которых подключены к выходам элементов ИЛИ второй группы, входы которых соединены с выходом коммутатора микроопе раций.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

Р 650077, кл. G 06 F 9/22, 1979, 2. Авторское свидетельство СССР

Р 717767, кл. G 06 F 9/22, 1980 (прототип).

Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления Микропрограммное устройство управления 

 

Похожие патенты:

Изобретение относится к области цифровой вычислительной техники, применяется при построении алгоритмически распределенных устройств (систем) микропрограммного управления вычислительных и управляющих систем высокой производительности

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении распределенных систем программного управления, а также подсистем логического управления многоуровневых АСУ

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении систем управления технологическими процессами

Изобретение относится к автоматике и цифровой вычислительной технике и может найти применение при построении управляющих и вычислительных систем высокой производительности, а также подсистем логического управления многоуровневых иерархических автоматизированных систем управления

Изобретение относится к автоматике и цифровой вычислительной технике и может быть использовано при построении алгоритмически распределенных устройств микропрограммного управления вычислительных и управляющих систем высокой производительности, проектируемых на базе однотипных БИС (СБИС) и реализующих параллельные алгоритмы обработки информации

Изобретение относится к автоматике и вычислительной технике, предназначено для выполнения требуемых функций программного управления с автоматическим перезапуском при «зависании» прикладной программы и автоматическим переходом в режим сохранения оперативной информации с помощью резервного источника напряжения питания при отключении или аварии основного источника напряжения питания и может быть использовано, например, в качестве ядра микроконтроллерной или микропроцессорной системы (М-системы) обработки информации и управления в реальном времени с поддержкой режима аппаратного сторожевого таймера для перезапуска при «зависании» прикладной программы М-системы, проектируемой с учетом следующих основных принципов [1]: программного управления, магистрального обмена информацией, модульного построения и наращивания вычислительной мощности
Наверх